文献

J-GLOBAL ID：201402209069849278   整理番号：14A1332983

4T-PWMイメージセンサの低電圧・低消費電力化の検討

Power reduction of 4T-PWM imager

著者 (7件)： 香川景一郎 (静岡大) ,  鈴木裕貴 (静岡大) ,  BO Zhang (静岡大) ,  SEO Min-Woong (静岡大) ,  高澤大志 (静岡大) ,  安富啓太 (静岡大) ,  川人祥二 (静岡大)
資料名： 映像情報メディア学会技術報告
巻： 38  号： 37(IST2014 39-46)  ページ： 5-8  発行年： 2014年09月22日 
JST資料番号： S0209A  ISSN： 1342-6893  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 我々はIoTへの応用を狙い,高感度・低ノイズと低電圧・低消費電力を両立するCMOSイメージセンサの実現のために,画素内に浮遊拡散層電位制御容量とカスコードソース接地アンプをもつ4トランジスタ型パルス幅変調読み出し方式画素を開発している。これは,FD電位変化をデジタルパルスの幅として読むため,画素回路の電源電圧を1V程度まで下げることができる。さらに,カラム回路をほぼデジタル回路のみで構成できるため,電源電圧を1Vよりも大幅に下げることができ,低消費電力化に繋がる。本報告では,PWMイメージセンサの低消費電力化の可能性について,積層,カラムADCの2段化などの構成上を検討する。(著者抄録)

シソーラス用語： *イメージセンサ ,  PWM【信号】 ,  *半導体集積回路 ,  消費電力 ,  *省エネルギー ,  AD変換器 ,  システムアーキテクチャ ,  画素 ,  回路設計 ,  半導体チップ ,  計算機シミュレーション ,  評価試験 ,  CMOS構造
準シソーラス用語： 4T-PWMイメージセンサ ,  CMOSイメージセンサ ,  *CMOS集積回路 ,  低消費電力

分類 (3件)： 計測機器一般  (AD02000X) ,  半導体集積回路  (NC03162T) ,  エネルギー消費・省エネルギー  (LD01000B)

引用文献 (6件)：

• M. Nagata et al. "A Smart CMOS Imager with Pixel Level PWM Signal Processing", in Proc. Symp. VLSI Circuits, pp.141-144 (1999).
• C. Xu et al., "A 1.0-V VDD CMOS active-pixel sensor with complementary pixel architecture and pulsewidth modulation fabricated with a 0.25-μm CMOS process," IEEE J. Solid-State Circuits, vol. 37, no. 12, pp. 1853-1859 (2002).
• K. Kagawa et al., "Preliminary demonstration of 1.0 V CMOS imager with semi-pixel-level ADC based on pulse-width-modulation pixel readout," IEICE Trans. Electron., E90-C[10], 2007-2011 (2007).
• K. Kagawa et al., "A 3.6pW/frame pixel 1.35V PWM CMOS imager with dynamic pixel readout and no static bias current," in Proc. IEEE ISSCC pp.54-55 (2008).
• M. Chung and C. Hsieh, "A 0.5V 4.95μW 11.8fps PWM CMOS imager with 82dB dynamic range and 0.055% fixed-pattern noise," in Proc. IEEE ISSCC, pp.114-115 (2012).

タイトルに関連する用語 (4件)： PWM ,  イメージセンサ ,  低電圧 ,  低消費電力化