文献

J-GLOBAL ID：201402253898704090   整理番号：14A0054970

再構成デバイスMPLDの配置配線ツールを用いたアーキテクチャ評価

Architecture Evaluation Using the Place-and-Route Tool of a Reconfigurable Device MPLD

著者 (5件)： 山下智也 (広島市大 大学院情報科学研究科) ,  稲木雅人 (広島市大 大学院情報科学研究科) ,  谷川一哉 (広島市大 大学院情報科学研究科) ,  弘中哲夫 (広島市大 大学院情報科学研究科) ,  石黒隆 (太陽誘電)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 325(RECONF2013 39-55)  ページ： 87-92  発行年： 2013年11月20日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では再構成デバイスMPLDにおける再構成部の構造の検討を配置配線ツールを用いて行う。この検討の目的は,大きな論理回路のマッピングを可能にしつつ,かつ,使用するチップ面積が小さいMPLDアーキテクチャを探索する事である。この目的達成のために,先行研究で開発された特定のMPLDアーキテクチャ向けの配置配線ツールを改良し,より多くのMPLDアーキテクチャに対応した配置配線ツールを開発した。そのようにして開発した配置配線ツールを用いて様々なベンチマーク回路をマッピングする事で,小面積で様々な論理回路がマッピング可能なMPLDアーキテクチャを探索する。(著者抄録)

シソーラス用語： *PLD【IC】 ,  *再構成 ,  *配置設計 ,  *配線設計 ,  器具 ,  超小形回路技術 ,  回路 ,  最適化手法
準シソーラス用語： *MPLD【IC】 ,  *VLSIアーキテクチャ ,  テクノロジーマッピング ,  *設計ツール ,  ベンチマーク回路

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 再構成 ,  ツール ,  アーキテクチャ ,  評価