特許
J-GLOBAL ID：201403001723903922
アクセラレータ処理実行装置、及びアクセラレータ処理実行プログラム
発明者：
出願人/特許権者：
代理人 (4件)：
長谷川 芳樹
, 黒木 義樹
, 諏澤 勇司
, 深石 賢治
公報種別：公開公報
出願番号（国際出願番号）：特願2013-109741
公開番号（公開出願番号）：特開2014-229173
出願日： 2013年05月24日
公開日（公表日）： 2014年12月08日
要約：
【課題】アクセラレータを用いるアプリケーションを開発するプログラマのプログラム生産性を向上させる。【解決手段】アクセラレータ処理実行装置1は、CPU10と、記憶部20と、アクセラレータプログラムを実行するアクセラレータ30と、を備え、CPU10は、アクセラレータに関する処理の実行を制御する実行制御部40を有し、実行制御部40は、アクセラレータプログラムと、アクセラレータプログラムの出力データ毎にアクセラレータ側メモリ32に確保される出力バッファ32bと記憶部20における出力先とを対応付ける出力データ対応情報と、を含む実行情報を所定の形式で記述した実行形式を入力する実行形式入力部41と、アクセラレータに関する処理の手順を決定するために実行形式とは別に予め定められている規則と実行情報とに基づいて決定した処理手順を実行する処理手順実行部42と、を有する。【選択図】図1
請求項（抜粋）：
CPUと、
前記CPUに接続され、データを記憶する第1の記憶手段と、
前記CPUに接続され、前記第1の記憶手段とは異なる、データを記憶する第2の記憶手段を有し、アクセラレータプログラムを実行するアクセラレータと、を備え、
前記CPUは、前記アクセラレータに関する処理の実行を制御する実行制御手段を有し、
前記実行制御手段は、
前記アクセラレータプログラムと、前記アクセラレータプログラムが実行されて出力される出力データ毎に前記第2の記憶手段に確保される出力バッファと前記第1の記憶手段における出力先とを対応付ける出力データ対応情報と、を含む実行情報を所定の形式で記述した実行形式を入力する実行形式入力手段と、
前記アクセラレータに関する処理の手順を決定するために前記実行形式とは別に予め定められている規則と前記実行情報とに基づいて決定した処理手順を実行する処理手順実行手段と、を有し、
前記処理手順実行手段は、
前記アクセラレータに前記アクセラレータプログラムを送信するプログラム送信処理と、
前記第2の記憶手段に前記出力バッファを確保する出力バッファ確保処理と、
前記プログラム送信処理及び前記出力バッファ確保処理よりも後に、前記アクセラレータに前記アクセラレータプログラムを実行させるプログラム実行処理と、
前記プログラム実行処理により前記出力バッファに出力された前記出力データを、当該出力バッファに対応する前記第1の記憶手段における出力先に送信する出力データ送信処理と、を実行する、
アクセラレータ処理実行装置。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
前のページに戻る
