特許

J-GLOBAL ID：201403016132726247

設計支援装置

発明者： 小西 敏文 ,  松島 隆明 ,  町田 克之 ,  年吉 洋
出願人/特許権者： エヌ・ティ・ティ・アドバンステクノロジ株式会社 ,  国立大学法人 東京大学
代理人 (2件)： 山川 政樹 ,  山川 茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2012-152095
公開番号（公開出願番号）：特開2014-016695
出願日： 2012年07月06日
公開日（公表日）： 2014年01月30日
要約：

【課題】従来に比較して手間をかけることなくより容易に短時間でMEMS素子を含む半導体装置の設計が行えるようにする。【解決手段】電子回路データ生成部101および等価回路データ生成部102は、ユーザが入力したデータに従い作製された電子回路設計データおよび等価回路設計データを、同じ形式のデータである例えば「ネットリスト」で生成する。言い換えると、電子回路データ生成部101および等価回路データ生成部102は、回路解析部103で用いることができる同一のデータ形式で、電子回路設計データおよび等価回路設計データを生成する。このように生成された同じ形式とされた回路設計データを、回路解析部103が解析する。【選択図】 図1

請求項（抜粋）：

入力データに従って電子回路の電子回路設計データを生成する電子回路データ生成手段と、 入力データに従って、MEMSの等価回路の等価回路設計データを、前記電子回路設計データと同じ形式で生成する等価回路データ生成手段と、 前記電子回路データ生成手段が生成した電子回路設計データおよび前記等価回路データ生成手段が生成した等価回路設計データを解析する回路解析手段と、 電子回路を構成する電子素子に対応する基本パターンデータを備えた電子素子パターンデータ記憶部と、 MEMSの等価回路を構成する各部分に対応する基本MEMSパターンデータを備えたMEMSパターンデータ記憶部と、 前記回路解析手段が解析した前記電子回路設計データより前記電子素子パターンデータ記憶部に記憶されている対応する基本パターンデータを組み合わせて電子素子パターンデータを生成する電子パターンデータ生成手段と、 前記回路解析手段が解析した前記等価回路設計データより前記MEMSパターンデータ記憶部に記憶されている対応する基本MEMSパターンデータを組み合わせてMEMSパターンデータを生成するMEMSパターンデータ生成手段と を少なくとも備えることを特徴とする設計支援装置。

IPC (1件)：

G06F 17/50

FI (2件)：

G06F17/50 658M ,  G06F17/50 604G

Fターム (4件)：

5B046AA08 ,  5B046EA03 ,  5B046FA08 ,  5B046JA07

引用特許：

出願人引用 (3件)

• セルライブラリ、レイアウト方法およびレイアウト装置
  公報種別：公開公報   出願番号：特願2009-281574   出願人：株式会社東芝
• 解析支援システム、解析支援方法及び解析支援プログラム
  公報種別：公開公報   出願番号：特願2008-268616   出願人：みずほ情報総研株式会社, 国立大学法人静岡大学
• マスクデータパターン生成方法
  公報種別：公開公報   出願番号：特願2000-239263   出願人：株式会社日立製作所

審査官引用 (3件)

• セルライブラリ、レイアウト方法およびレイアウト装置
  公報種別：公開公報   出願番号：特願2009-281574   出願人：株式会社東芝
• 解析支援システム、解析支援方法及び解析支援プログラム
  公報種別：公開公報   出願番号：特願2008-268616   出願人：みずほ情報総研株式会社, 国立大学法人静岡大学
• マスクデータパターン生成方法
  公報種別：公開公報   出願番号：特願2000-239263   出願人：株式会社日立製作所

引用文献：

出願人引用 (3件)

• MEMSのための統合設計環境
• 次の本命デバイス MEMSをつかめ
• The hierarchical HDL-based design of an integrated MEMS-CMOS oscillator

審査官引用 (3件)

• MEMSのための統合設計環境
• 次の本命デバイス MEMSをつかめ
• The hierarchical HDL-based design of an integrated MEMS-CMOS oscillator