特許
J-GLOBAL ID：201403018585242880
複合型積層チップパッケージ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
星宮 勝美
公報種別：特許公報
出願番号（国際出願番号）：特願2012-051467
公開番号（公開出願番号）：特開2013-026615
特許番号：特許第5558507号
出願日： 2012年03月08日
公開日（公表日）： 2013年02月04日
請求項（抜粋）：
【請求項1】 積層された複数のサブパッケージを備え、上下に隣接する2つのサブパッケージが電気的に接続された複合型積層チップパッケージであって、
前記複数のサブパッケージの各々は、本体と、配線とを備え、
前記本体は、積層された複数の階層部分を含むと共に上面と下面を有する主要部分と、前記主要部分の上面に配置された複数の第1の端子と、前記主要部分の下面に配置された複数の第2の端子とを有し、
前記配線は、前記複数の第1の端子および複数の第2の端子に電気的に接続され、
上下に隣接する任意の2つのサブパッケージにおいて、上側のサブパッケージの本体における複数の第2の端子は、下側のサブパッケージの本体における複数の第1の端子に電気的に接続され、
前記複数のサブパッケージの全てにおいて、前記主要部分に含まれる前記複数の階層部分の数は等しく、且つ前記複数の階層部分は、少なくとも1つの第1の種類の階層部分を含み、
前記複数のサブパッケージのうちの少なくとも2つにおいて、前記複数の階層部分は、更に、少なくとも1つの第2の種類の階層部分を含み、
前記第1の種類の階層部分と前記第2の種類の階層部分は、いずれも、半導体チップと、前記配線に電気的に接続された複数の電極とを含み、
前記第1の種類の階層部分の前記半導体チップは、正常に動作するものであり、
前記第1の種類の階層部分の前記複数の電極は、前記第1の種類の階層部分の前記半導体チップに電気的に接続され、これにより、前記第1の種類の階層部分の前記半導体チップは、前記配線に電気的に接続され、
前記第2の種類の階層部分の前記複数の電極は、前記第2の種類の階層部分の前記半導体チップに電気的に接続されておらず、これにより、前記第2の種類の階層部分の前記半導体チップは、前記配線に電気的に接続されておらず、
前記複数の第1の端子は、前記主要部分の上面に最も近い階層部分における複数の電極を用いて構成されていることを特徴とする複合型積層チップパッケージ。
IPC (3件)：
H01L 25/065 ( 200 6.01)
, H01L 25/07 ( 200 6.01)
, H01L 25/18 ( 200 6.01)
