特許

J-GLOBAL ID：201403020070714732

III-V族デバイスおよびその製造方法

発明者： クレマン・メルクラン
出願人/特許権者： アイメック
代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  竹内 三喜夫
公報種別：公開公報
出願番号（国際出願番号）：特願2014-098017
公開番号（公開出願番号）：特開2014-229900
出願日： 2014年05月09日
公開日（公表日）： 2014年12月08日
要約：

【課題】狭いトレンチ内に高品質の結晶性III-V族材料を形成する。【解決手段】本発明は、III-V族デバイスを製造する方法に関する。該方法は、少なくとも凹部エリアを含む半導体基板を用意するステップと、凹部エリアにある半導体基板の上に位置するバッファ層を形成するステップとを含む。バッファ層は、キャリアガスの存在下でIII族前駆体およびV族前駆体からの選択エピタキシャル成長によって第1成長温度で形成された二元III-V族化合物を含む。第1成長温度は、III族前駆体およびV族前駆体の各々のクラッキング温度と等しいか、それより僅かに高い。【選択図】図3

請求項（抜粋）：

III-V族デバイスを製造する方法であって、 ・少なくとも凹部エリアを含む半導体基板を用意するステップと、 ・凹部エリアにある半導体基板の上に位置するバッファ層を形成するステップとを含み、 ・バッファ層は、キャリアガスの存在下でIII族前駆体およびV族前駆体からの選択エピタキシャル成長によって第1成長温度で形成された二元III-V族化合物を含み、 ・第1成長温度は、III族前駆体およびV族前駆体の各々のクラッキング温度と等しいか、それより僅かに高い、方法。

IPC (1件)：

H01L 21/205

FI (1件)：

H01L21/205

Fターム (14件)：

5F045AA04 ,  5F045AB09 ,  5F045AB10 ,  5F045AB11 ,  5F045AB12 ,  5F045AB13 ,  5F045AC07 ,  5F045AD07 ,  5F045AF03 ,  5F045CA02 ,  5F045CA07 ,  5F045DA52 ,  5F045DA53 ,  5F045DB09

引用特許：

審査官引用 (2件)

• 発光素子用エピタキシャルウェハおよびその製造方法
  公報種別：公開公報   出願番号：特願2009-094899   出願人：日立電線株式会社
• 半導体基板、半導体基板の製造方法および電子デバイス
  公報種別：公開公報   出願番号：特願2008-334930   出願人：住友化学株式会社

引用文献：

審査官引用 (2件)

• Selective Epitaxial Growth of InP in STI Trenches on OFFF-axis Si(001) Substrates
• Integration of InGaAs Channel n-MOS Devices on 200mm Si Wafers Using the Aspect-Ratio-Trapping Techn