特許

J-GLOBAL ID：201403028057026674

積層チップ電子部品及びその実装基板

発明者： ジョン・ビュン・ジュン ,  イ・ビョン・ファ ,  グ・ヒュン・ヒ ,  キム・チャン・フン ,  アン・ヨン・ギュ
出願人/特許権者： サムソン エレクトロ-メカニックス カンパニーリミテッド.
代理人 (2件)： 加藤 公延 ,  福川 晋矢
公報種別：公開公報
出願番号（国際出願番号）：特願2013-054660
公開番号（公開出願番号）：特開2014-086718
出願日： 2013年03月18日
公開日（公表日）： 2014年05月12日
要約：

【課題】印刷回路基板及び積層チップ部品をはんだ付けするとき、はんだが積層チップ部品の厚さ方向上側にオーバーフローされることを防止する積層チップ電子部品を提供する。【解決手段】積層チップ電子部品は、内部電極20及び誘電体層50を含むセラミック本体12と、上記セラミック本体において長さ方向の両端部を覆うように形成される外部電極40と、上記外部電極を成しながら上記セラミック本体の外部面に形成される第1めっき層422と、上記第1めっき層の外部側面に形成される不導体層80と、上記不導体層を除外した上記第1めっき層上に形成される第2めっき層424と、を含む。【選択図】図1

請求項（抜粋）：

内部電極及び誘電体層を含むセラミック本体と、 前記セラミック本体において長さ方向の両端部を覆うように形成される外部電極と、 前記外部電極を成しながら前記セラミック本体の外部面に形成される第1めっき層と、 前記第1めっき層の外部側面に形成される不導体層と、 前記不導体層を除外した前記第1めっき層上に形成される第2めっき層と、を含む、積層チップ電子部品。

IPC (3件)：

H01G 4/30 ,  H01G 4/232 ,  H05K 1/18

FI (4件)：

H01G4/30 301B ,  H01G4/12 352 ,  H01G4/30 301F ,  H05K1/18 K

Fターム (13件)：

5E001AB03 ,  5E082AA01 ,  5E082AB03 ,  5E082BC40 ,  5E082GG10 ,  5E082GG30 ,  5E336AA04 ,  5E336CC33 ,  5E336CC37 ,  5E336CC53 ,  5E336CC60 ,  5E336EE01 ,  5E336GG15

引用特許：

審査官引用 (3件)

• チップ型サーミスタ
  公報種別：公開公報   出願番号：特願2001-165498   出願人：三菱マテリアル株式会社
• 電子部品
  公報種別：公開公報   出願番号：特願2011-195244   出願人：TDK株式会社
• チップ型電子部品、その実装基板及びその実装方法
  公報種別：公開公報   出願番号：特願2006-104232   出願人：セイコーエプソン株式会社