特許
J-GLOBAL ID:201403030056089766

プリント回路基板の製造方法

発明者:
出願人/特許権者:
代理人 (4件): 渡邉 一平 ,  木川 幸治 ,  佐藤 博幸 ,  小池 成
公報種別:公開公報
出願番号(国際出願番号):特願2013-024909
公開番号(公開出願番号):特開2014-099577
出願日: 2013年02月12日
公開日(公表日): 2014年05月29日
要約:
【課題】ビルドアップ層と電子部品との信頼性のある電気的な連結が可能であり、ビルドアップ層と電子部品を電気的に連結する際に電子部品の電極が損傷を受けることを防止することができるとともに、基板に内蔵された多数個の電子部品の間の電気的な連結が可能なプリント回路基板の製造方法を提供する。【解決手段】本発明によるプリント回路基板の製造方法は、本体の少なくとも一側面に電極が形成された電子部品を提供する段階と、前記電極及び前記本体の上部にターミナル端子を形成する段階と、キャビティが形成された基板を提供する段階と、前記ターミナル端子が形成された前記電子部品を前記基板のキャビティに実装する段階と、前記基板及び前記電子部品の上部にビルドアップ層を形成する段階と、を含むものである。【選択図】なし
請求項(抜粋):
本体の少なくとも一側面に電極が形成された電子部品を提供する段階と、 前記電極及び前記本体の上部にターミナル端子を形成する段階と、 キャビティが形成された基板を提供する段階と、 前記ターミナル端子が形成された前記電子部品を前記基板のキャビティに実装する段階と、 前記基板及び前記電子部品の上部にビルドアップ層を形成する段階と、を含むプリント回路基板の製造方法。
IPC (1件):
H05K 3/46
FI (2件):
H05K3/46 Q ,  H05K3/46 B
Fターム (15件):
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA26 ,  5E346AA29 ,  5E346CC04 ,  5E346CC08 ,  5E346CC09 ,  5E346CC31 ,  5E346EE31 ,  5E346FF01 ,  5E346FF45 ,  5E346GG15 ,  5E346GG28 ,  5E346HH31
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る