レイアウトモデル作成装置

発明者： , , ,
出願人/特許権者：
代理人 (3件)：伊東忠重 , 伊東忠彦 , 山口昭則
公報種別：公開公報
出願番号（国際出願番号）：特願2012-180250
公開番号（公開出願番号）：特開2014-038471
出願日： 2012年08月15日
公開日（公表日）： 2014年02月27日
要約：

【課題】LSIを構成するモジュールをモデル化する際に、秘匿性を維持しながら、モデル内部の配置及び配線性を考慮したレイアウトプロトタイプを可能としたレイアウトモデルを作成する。【解決手段】選択された対象モジュールのネットリストと、タイミング制約データと、セルのライブラリとを記憶する記憶部と、前記ネットリストと前記タイミング制約データとに基づいて、前記対象モジュールの各ポートと該ポートに対応するI/Fレジスタとの間の遅延を、該遅延分のバッファでモデル化して、前記ネットリストの外部I/F部を置換える遅延モデル作成部と、前記ライブラリから得られるセルのリストに基づいて、前記対象モジュールの前記ネットリスト内の前記I/Fレジスタ間のセルを同じピン構成の特定のセルに置換えた配線モデルを作成して、前記ネットリストの該前記I/Fレジスタ間を変更する配線モデル作成部と、を有する。【選択図】図5

請求項（抜粋）：

選択された対象モジュールのネットリストと、タイミング制約データと、セルのライブラリとを記憶する記憶部と、前記ネットリストと前記タイミング制約データとに基づいて、前記対象モジュールの各ポートと該ポートに対応するI/Fレジスタとの間の遅延を、該遅延分のバッファでモデル化して、前記ネットリストの外部I/F部を置換える遅延モデル作成部と、前記ライブラリから得られるセルのリストに基づいて、前記対象モジュールの前記ネットリスト内の前記I/Fレジスタ間のセルを同じピン構成の特定のセルに置換えた配線モデルを作成して、前記ネットリストの該前記I/Fレジスタ間を変更する配線モデル作成部と、を有するレイアウトモデル作成装置。

IPC (2件)：

G06F 17/50 , H01L 21/82

FI (2件)：

G06F17/50 656Z , H01L21/82 T

Fターム (8件)：

5B046AA08 , 5B046BA04 , 5F064EE47 , 5F064HH02 , 5F064HH06 , 5F064HH09 , 5F064HH10 , 5F064HH12

引用特許：

出願人引用 (5件)

ネットリスト縮小によるタイミング・シェルの発生
公報種別：公表公報出願番号：特願平8-523048 出願人：エルエスアイ・ロジック・コーポレーション
ASIC設計における合成シェルの生成及び使用
公報種別：公表公報出願番号：特願平8-528551 出願人：エルエスアイ・ロジック・コーポレーション
集積回路設計用の設計シェルの生成及び使用方法
公報種別：公開公報出願番号：特願平9-131630 出願人：エルエスアイロジックコーポレーション

全件表示

前のページに戻る