特許
J-GLOBAL ID：201403048620039967

半導体装置及びその製造方法

発明者：
奥村 秀樹

奥村 秀樹 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2012-134117
公開番号（公開出願番号）：特開2013-258327
出願日： 2012年06月13日
公開日（公表日）： 2013年12月26日
要約：
【課題】低いオン抵抗の半導体装置及びその製造方法を提供する。【解決手段】実施形態によれば、第1〜第4半導体層、ゲート電極、フィールドプレート(FP)電極、絶縁膜、第1及び第2主電極、及び、絶縁部を備えた半導体装置が提供される。第2半導体層は、第1半導体層の上に設けられる。第3半導体層は、第2半導体層の上に設けられ、第1部分と、第1部分を取り囲む第2部分と、を有する。第3半導体層に含まれる第1導電形の不純物の濃度は、第2半導体層に含まれる第1導電形の不純物の濃度よりも低い。第4半導体層は、第1部分の上に設けられる。ゲート電極は、第4半導体層から第2半導体層に向けて延び下端が第2半導体層にある。FP電極は、ゲート電極の下側に設けられる。絶縁部は、第1部分と第2部分とを絶縁する。【選択図】図1
請求項（抜粋）：
第1導電形の第1半導体層と、 前記第1半導体層の上に設けられた前記第1導電形の第2半導体層であって、前記第2半導層に含まれる前記第1導電形の不純物の濃度は、前記第1半導体層に含まれる前記第1導電形の不純物の濃度よりも低い第2半導体層と、 前記第2半導体層の上に設けられた第2導電形の第3半導体層であって、第1部分と、前記第1半導体層と前記第2半導体層との積層方向に対して垂直な面内で前記第1部分を取り囲む第2部分と、前記第1部分から前記第1半導体層に向かって延びるピラー部と、を有し、前記第3半導体層に含まれる前記第1導電形の不純物の濃度は、前記第2半導体層に含まれる前記第1導電形の不純物の前記濃度よりも低い第3半導体層と、 前記第1部分の上に設けられた第1導電形の第4半導体層と、 前記第4半導体層から前記第2半導体層にむけて延び下端が前記第2半導体層にあるゲート電極と、 前記ゲート電極の下側に設けられ下端が前記第2半導体層にあるフィールドプレート電極と、 前記ゲート電極と前記第4半導体層との間、前記ゲート電極と前記第1部分との間、前記ゲート電極と前記第2半導体層との間、前記ゲート電極と前記フィールドプレート電極との間、及び、前記フィールドプレート電極と前記第2半導体層との間に設けられた絶縁膜と、 前記第1半導体層及び前記第2部分と電気的に接続された第1主電極と、 前記第3半導体層及び前記第4半導体層に電気的に接続された第2主電極と、 少なくとも前記第1部分と前記第2部分との間に設けられ前記第1部分と前記第2部分とを電気的に絶縁する絶縁部と、 を備え、 前記ピラー部の前記面と平行な平面における単位面積あたりの第2導電形の不純物の実効的なドーズ量(単位:atoms/cm2)がN1であり、前記第2半導体層のうちの前記面と平行な方向において前記ピラー部と対向する対向領域の前記面と平行な平面における単位面積あたりの第1導電形の不純物の実効的なドーズ量(単位:atoms/cm2)がN2であるとき、前記N1及び前記N2は、1≦(2×N2)/N1≦1.5の関係を満たす半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 29/06
FI (12件)：
H01L29/78 652H ,  H01L29/78 653C ,  H01L29/78 652B ,  H01L29/78 652N ,  H01L29/78 652S ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 652C ,  H01L29/78 658A ,  H01L29/06 301F ,  H01L29/06 301V ,  H01L29/06 301D
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM