特許
J-GLOBAL ID:201403049061290367
画素ユニット構造、アレー基板及び表示装置
発明者:
,
,
出願人/特許権者:
,
代理人 (5件):
青木 篤
, 鶴田 準一
, 南山 知広
, 河合 章
, 中村 健一
公報種別:公開公報
出願番号(国際出願番号):特願2013-235922
公開番号(公開出願番号):特開2014-098900
出願日: 2013年11月14日
公開日(公表日): 2014年05月29日
要約:
【課題】本発明は液晶ディプレインの技術分野に関し、画素ユニット構造、アレー基板及び表示装置を開示する。【解決手段】該画素ユニット構造はストレージキャパシターを実現すると共に画素ユニットの高開口率及び低作製コストを保証する。該画素ユニット構造は、薄膜トランジスタTFTと第一の遮蔽層とを含み、前記第一の遮蔽層がTFTアクチブ層のドレイン領域と対向し、且つアレー基板の共通電極に接続し、前記アクチブ層のドレイン領域との間でキャパシターを形成する。【選択図】図1
請求項(抜粋):
薄膜トランジスタと第一の遮蔽層とを含む画素ユニット構造であって、前記第一の遮蔽層が薄膜トランジスタのアクチブ層のドレイン領域と対向し、且つアレー基板の共通電極に接続し、前記アクチブ層のドレイン領域との間でキャパシターを形成する、ことを特徴とする画素ユニット構造。
IPC (2件):
FI (2件):
G02F1/1368
, H01L29/78 613Z
Fターム (18件):
2H192AA24
, 2H192BB13
, 2H192BC31
, 2H192CB02
, 2H192CB13
, 2H192DA12
, 2H192EA04
, 2H192EA15
, 5F110BB01
, 5F110CC02
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110HL07
, 5F110NN44
, 5F110NN46
, 5F110NN47
, 5F110NN72
引用特許: