特許
J-GLOBAL ID：201403050524913197
メモリーアクセス制御システム及び画像形成装置
発明者：
出願人/特許権者：
代理人 (2件)：
須藤 雄一
, 須藤 大輔
公報種別：公開公報
出願番号（国際出願番号）：特願2013-093015
公開番号（公開出願番号）：特開2014-215834
出願日： 2013年04月25日
公開日（公表日）： 2014年11月17日
要約：
【課題】排他制御を考慮しない場合でもメモリー数の増加を抑制しながら処理の効率化を図ることが可能なメモリー排他制御システムを提供する。【解決手段】異なる演算処理が可能な第1コア23及び第2コア25と、第1コア23及び第2コア25からアクセス可能な共有領域63を有するRAM31と、第1コア23及び第2コア25の内の何れか一つがアクセス可能なNANDフラッシュ29とを備え、第1コア23がブートローダー69によりメインコントローラーOS55及びパネルコントローラーOS47の起動用プログラムを順次読み込んで起動処理を行わせ、第2コア25が少なくとも第1コア23でのパネルコントローラーOS47の起動用プログラムの読み込みに並行してメインコントローラーOS55の起動処理を行う。【選択図】図5
請求項（抜粋）：
異なる演算処理が可能な複数の演算部と、
前記複数の演算部からアクセス可能な共有領域を有する第1メモリーと、
前記複数の演算部の内の何れか一つがアクセス可能な第2メモリーとを備え、
前記複数の演算部は、ブートローダー及び第1オペレーティングシステムを実行する第1演算部と前記第1オペレーティングシステムとは異なる第2オペレーティングシステムを実行する第2演算部であり、
前記第1演算部は、前記ブートローダーにより前記第2オペレーティングシステム及び第1オペレーティングシステムの起動用プログラムを順次読み込んで起動処理を行わせ、
前記第2演算部は、少なくとも前記第1演算部での前記第1オペレーティングシステムの起動用プログラムの読み込みに並行して前記第2オペレーティングシステムの起動処理を行う、
ことを特徴とするメモリーアクセス制御システム。
IPC (3件)：
G06F 9/445
, G06F 9/52
, G06F 12/06
G06F9/06 610J
, G06F9/46 472B
, G06F12/06 522B
5B060AC02
, 5B060CA03
, 5B376AE28
, 5B376AE29
, 5B376AE42
, 5B376AE47
, 5B376FA01
, 5B376GA01
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
