特許

J-GLOBAL ID：201403052071747749

半導体装置

発明者： 小林 敦
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：特許公報
出願番号（国際出願番号）：特願2012-036551
公開番号（公開出願番号）：特開2013-021670
特許番号：特許第5413472号
出願日： 2012年02月22日
公開日（公表日）： 2013年01月31日
請求項（抜粋）：

【請求項1】 直流電源とグランドとの間に直列接続された2つの単位回路と、 2つの前記単位回路を制御する制御部と、を備え、 2つの単位回路の中点に誘導性負荷の一端が接続された半導体装置であって、 2つの前記単位回路それぞれは、前記直流電源とグランドとの間に直列接続された第1スイッチ素子と、該第1スイッチ素子と逆並列接続された還流ダイオードと、を有し、 さらに、2つの前記単位回路それぞれは、前記還流ダイオード及び前記第1スイッチ素子それぞれと並列接続されたバイパス部を有し、 前記バイパス部は、直列接続された第2スイッチ素子及び抵抗を有し、 前記制御部は、2つの前記単位回路の第1スイッチ素子を所定期間OFF状態にするデッド期間を挟んで、2つの前記第1スイッチ素子を交互にON状態とし、前記デッド期間において、一方の前記第1スイッチ素子がOFF状態からON状態に移行するまで、一方の前記第1スイッチ素子と並列接続された前記第2スイッチ素子をON状態にし、 前記第1スイッチ及び前記第2スイッチ素子は、第1電圧レベルの信号が入力されるとON状態となり、第1電圧レベルとは異なる第2電圧レベルの信号が入力されるとOFF状態となる性質を有し、 前記制御部は、電圧レベルが第1電圧レベルと第2電圧レベルとに周期的に変化する制御信号を生成する制御信号生成部と、前記制御信号の一部を遅延させる遅延回路と、入力される信号の電圧レベルによって出力する信号の電圧レベルを変化させる論理ゲートと、を有し、 前記制御信号生成部は、第1制御信号と、前記デッド期間以外、前記第1制御信号とは電圧レベルが反対となる第2制御信号と、該第2制御信号の立ち下がりエッジから前記第1制御信号の立ち上がりエッジまでのデッド期間の間第1電圧レベルとなる第3制御信号と、前記第1制御信号の立ち下がりエッジから前記第2制御信号の立ち上がりエッジまでのデッド期間の間第1電圧レベルとなる第4制御信号と、を生成し、 前記遅延回路は、前記第3制御信号を前記デッド期間よりも短い時間遅延する第1遅延回路と、前記第4制御信号を前記デッド期間よりも短い時間遅延する第2遅延回路と、を有し、 前記論理ゲートは、前記第1制御信号と前記第2制御信号とが入力されるNORゲートと、該NORゲートの出力信号と前記第1遅延回路を介した第3制御信号とが入力される第1ANDゲートと、前記NORゲートの出力信号と前記第2遅延回路を介した第4制御信号とが入力される第2ANDゲートと、を有し、 前記第1制御信号が、一方の前記第1スイッチ素子に入力され、前記第2制御信号が、他方の前記第1スイッチ素子に入力され、前記第1ANDゲートの出力信号が、一方の前記第1スイッチ素子と並列接続された第2スイッチ素子に入力され、前記第2ANDゲートの出力信号が、他方の前記第1スイッチ素子と並列接続された第2スイッチ素子に入力されることを特徴とする半導体装置。

IPC (4件)：

H03K 17/695 ( 200 6.01) ,  H03K 17/687 ( 200 6.01) ,  H03K 17/16 ( 200 6.01) ,  H02M 3/155 ( 200 6.01)

FI (5件)：

H03K 17/687 B ,  H03K 17/687 F ,  H03K 17/16 H ,  H02M 3/155 E ,  H02M 3/155 S

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2006-258329   出願人：三菱電機株式会社
• インバータ装置
  公報種別：公開公報   出願番号：特願平4-243919   出願人：松下電工株式会社