半導体装置

発明者：
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-258329
公開番号（公開出願番号）：特開2008-079475
出願日： 2006年09月25日
公開日（公表日）： 2008年04月03日
要約：

【課題】過大なサージ電圧による破壊とスイッチング損失をより低減することが可能な半導体装置を提供する。【解決手段】絶縁ゲート型バイポーラトランジスタが導通状態から非導通状態に遷移し始める際、絶縁ゲート型バイポーラトランジスタIGBT1のコレクタ・エミッタ間には、スイッチング時のコイルL1に流れる電流I1を遮断する際の電流変化率dI/dtの大きさとインバータ回路内部の電極配線インダクタンスに比例したサージ電圧が生じる。絶縁ゲート型バイポーラトランジスタIGBT1がオフする時間(オフ時間)内にMOSトランジスタFET1を一時的に導通させる。MOSトランジスタFET1を一時的に導通させると電流I1の一部の電流をMOSFET1にバイパスさせることができる。そうすると、見かけ上の電流I1の電流変化率dI/dtが緩和されるため絶縁ゲート型バイポーラトランジスタIGBT1に発生するサージ電圧が抑制される。【選択図】図1

請求項（抜粋）：

第1の電圧と、出力ノードとの間に設けられ、第1の制御信号の入力に応答して駆動する第1のスイッチング素子と、前記第1のスイッチング素子と直列に前記出力ノードと第1の電圧よりも低い第2の電圧との間に接続され、第2の制御信号の入力に応答して駆動する第2の半導体スイッチング素子とを有するハーフブリッジ回路と、前記第1の半導体スイッチング素子に対応して設けられ、前記第1の半導体スイッチング素子と並列に接続され、第3の制御信号の入力を受けて導通/非導通となる第1のMOSトランジスタとを備え、前記第1の制御信号の入力に応答して前記第1の半導体スイッチング素子が導通状態から非導通状態に移行する期間において、前記第1のMOSトランジスタは、前記第3の制御信号の入力に応答して一時的に導通状態に設定される、半導体装置。

IPC (2件)：

H02M 1/00 , H02M 1/08

FI (2件)：

H02M1/00 F , H02M1/08 341B

Fターム (8件)：

5H740BA11 , 5H740BA12 , 5H740BA15 , 5H740BB02 , 5H740BB08 , 5H740BB10 , 5H740BC02 , 5H740MM01

引用特許：

出願人引用 (7件)

特開平04-354156号公報
スナバ装置
公報種別：公開公報出願番号：特願平11-133983 出願人：株式会社東芝
特開平01-280355号公報

全件表示

審査官引用 (11件)

スナバ装置
公報種別：公開公報出願番号：特願平11-133983 出願人：株式会社東芝
半導体装置の過電圧制限回路
公報種別：公開公報出願番号：特願平5-295792 出願人：富士電機株式会社
荷役車両の制御装置
公報種別：公開公報出願番号：特願2000-254688 出願人：日本輸送機株式会社

全件表示

前のページに戻る