特許
J-GLOBAL ID：201403063915482250

データ同期回路及び半導体装置

発明者：
新井 健嗣

新井 健嗣 について


出願人/特許権者：
ラピスセミコンダクタ株式会社

ラピスセミコンダクタ株式会社 について


代理人 (3件)： 藤村 元彦 ,  永岡 重幸 ,  高野 信司
公報種別：公開公報
出願番号（国際出願番号）：特願2012-177365
公開番号（公開出願番号）：特開2014-036371
出願日： 2012年08月09日
公開日（公表日）： 2014年02月24日
要約：
【課題】消費電力及びEMIを抑制することが可能なデータ同期回路及び半導体装置を提供する。【解決手段】入力クロック信号CLK(CN)に応じてクロックラインへの電流送出及びクロックラインからの電流引き込みを交互に行うことによりDフリップフロップに供給すべき内部クロック信号L1(L2)を生成するクロックバッファ10(20)内に、このクロックラインに対する電流の送出量及び引き込み量を制限させる電流制限部PCLを設ける。【選択図】図3
請求項（抜粋）：
入力データビットを入力クロック信号に応じて取り込んで同期化出力するデータ同期回路であって、 前記クロック信号に応じて内部クロック信号を生成してクロックラインに送出するクロックバッファと、前記クロックラインを介して供給された前記内部クロック信号のエッジタイミングで前記入力データビットを取り込んで出力するDフリップフロップとを有し、 前記クロックバッファは、前記入力クロック信号に応じて、前記クロックラインへの電流の送出及び前記クロックラインからの電流の引き込みを交互に行うことにより前記内部クロック信号を生成するインバータコア部と、 前記電流の量を抑制させる電流抑制部と、を有することを特徴とするデータ同期回路。
IPC (4件)：
H03K 3/356 ,  H03K 19/017 ,  H04L 7/04 ,  H03K 5/00
FI (4件)：
H03K3/356 C ,  H03K19/00 101N ,  H04L7/04 B ,  H03K5/00 V
Fターム (15件)：
5J034AB03 ,  5J034AB06 ,  5J034CB01 ,  5J034DB03 ,  5J056AA04 ,  5J056AA39 ,  5J056BB17 ,  5J056BB26 ,  5J056CC14 ,  5J056DD13 ,  5J056DD40 ,  5J056DD55 ,  5J056EE07 ,  5J056GG04 ,  5K047GG03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM