特許
J-GLOBAL ID：201403067135674411

半導体装置

発明者：
寺井 真之

寺井 真之 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：特許公報
出願番号（国際出願番号）：特願2012-257367
公開番号（公開出願番号）：特開2013-058795
特許番号：特許第5590353号
出願日： 2012年11月26日
公開日（公表日）： 2013年03月28日
請求項（抜粋）：
【請求項1】 少なくとも表面が半導体層で構成された基体上に絶縁膜を介して第一のゲート電極、第二のゲート電極が形成され、前記第一および第二のゲート電極を挟んで前記半導体層内に第一の拡散層と第二の拡散層が形成され、前記半導体層内の前記第一の拡散層と前記第二の拡散層との間にチャネル層が形成されている半導体装置において、 前記絶縁膜は、前記第一の拡散層から前記半導体層の前記チャネル層に沿って前記第二の拡散層の方向に向かって第一の絶縁領域、第二の絶縁領域がこの順に配設された構造を含み、 前記第一および第二の絶縁領域のうち一方の絶縁領域が電荷トラップを含み、 前記基体上に前記第一の絶縁領域を介して前記第一のゲート電極が形成され、前記第二の絶縁領域を介して前記第二のゲート電極が形成され、 前記第一および第二のゲート電極は相互に絶縁され、 前記第一および第二のゲート電極底部下に形成される前記チャネル層の高さが相互に異なり、 前記第二の拡散層の先端部は、前記第二のゲート電極直下の領域にまで到達しており、 前記電荷トラップを含まない前記絶縁領域を前記基体上に介した前記ゲート電極底部下に形成される前記チャネル層の高さが、前記電荷トラップを含む前記絶縁領域を前記基体上に介した前記ゲート電極底部下に形成される前記チャネル層の高さよりも低いことを特徴とする半導体装置。
IPC (5件)：
H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 21/8247 ( 200 6.01)
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
引用特許：
出願人引用 (13件)
全件表示
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM