特許
J-GLOBAL ID：201403073548737268
電界放出素子用エミッタの作製方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (3件)：
福田 賢三
, 福田 伸一
, 加藤 恭介
公報種別：公開公報
出願番号（国際出願番号）：特願2012-187133
公開番号（公開出願番号）：特開2014-044885
出願日： 2012年08月28日
公開日（公表日）： 2014年03月13日
要約：
【課題】電界放出素子用エミッタの作製方法として、大型な製造装置を用いる必要もなく、良質なエミッタを作製する。【解決手段】導電性基板自体であるか、基板上に形成された薄膜導体層である導体層10上に順に積層された第一層11、第二層12に同一軸心の一連の透孔11a,12aが形成され、この一連の透孔11a,12aの底部には導体層10の表面の一部が露呈している一方、第一層11に形成される透孔11aの径φ2が第二層12に形成される透孔12aの径φ1よりも大径である結果、第二層12の透孔12aの内周縁部近傍が半径方向内方に張り出して第一層11に形成された透孔11aの開口に被さる庇14となった構造を基本積層構造16として得た後に、この基本積層構造16に対し、IPVD、特にHiPIMSによるスパッタ粒子の堆積を図ることで、上記の一連の透孔11a,12aを介して露呈した導体層11表面に円錐形状のエミッタ18を形成する。【選択図】図1
請求項（抜粋）：
導電性基板自体であるか、基板上に形成された薄膜導体層である導体層上に順に積層された第一層、第二層に同一軸心の一連の透孔が形成され、該一連の透孔の底部には上記導体層の表面の一部が露呈している一方、上記第一層に形成される透孔の径が上記第二層に形成される透孔の径よりも大径である結果、該第二層の透孔の内周縁部近傍が半径方向内方に張り出して上記第一層に形成された透孔の開口に被さる庇となった構造を基本積層構造として得た後;
該基本積層構造に対し、イオン化スパッタリング法を用いてスパッタ粒子の堆積を図ることで、上記一連の透孔を介して露呈した上記導体層表面にエミッタを形成すること;
を特徴とする電界放出素子用エミッタの作製方法。
IPC (2件)：
FI (2件)：
Fターム (29件)：
4K029AA29
, 4K029BA11
, 4K029BB03
, 4K029CA05
, 4K029CA13
, 4K029DC39
, 4K029EA06
, 4K029HA05
, 4K029HA07
, 5C127AA01
, 5C127AA20
, 5C127BA03
, 5C127BB11
, 5C127BB15
, 5C127BB16
, 5C127BB17
, 5C127BB18
, 5C127CC03
, 5C127CC08
, 5C127CC09
, 5C127CC63
, 5C127DD07
, 5C127DD09
, 5C127DD38
, 5C127DD40
, 5C127DD43
, 5C127DD52
, 5C127DD90
, 5C127EE15
