特許
J-GLOBAL ID:201403074576881389
リングオシレータ
発明者:
,
出願人/特許権者:
代理人 (2件):
稲葉 良幸
, 大貫 敏史
公報種別:公開公報
出願番号(国際出願番号):特願2013-118836
公開番号(公開出願番号):特開2014-236471
出願日: 2013年06月05日
公開日(公表日): 2014年12月15日
要約:
【課題】電源電圧変動による発振周波数の変動を低減したリングオシレータを提供する。【解決手段】リングオシレータは,入力信号の入力から第1の遅延時間後に反転出力信号を出力し,電源電圧の上昇に伴い第1の遅延時間が長くなる第1の電源電圧依存遅延特性を有する第1の遅延回路と,入力信号の入力から第2の遅延時間後に反転出力信号を出力し,電源電圧の上昇に伴い第2の遅延時間が短くなる第2の電源電圧依存遅延特性を有する第2の遅延回路とを有し,第1の遅延回路と第2の遅延回路とを,第1及び第2の電源電圧依存遅延特性の傾きの逆数比に応じた個数比で,リング状に接続している。【選択図】図3
請求項(抜粋):
入力信号の入力から第1の遅延時間後に反転出力信号を出力し,電源電圧の上昇に伴い前記第1の遅延時間が長くなる第1の電源電圧依存遅延特性を有する第1の遅延回路と,
前記入力信号の入力から第2の遅延時間後に反転出力信号を出力し,前記電源電圧の上昇に伴い前記第2の遅延時間が短くなる第2の電源電圧依存遅延特性を有する第2の遅延回路とを有し,
前記第1の遅延回路と前記第2の遅延回路とを,前記第1及び第2の電源電圧依存遅延特性の傾きの逆数比に応じた個数比で,リング状に接続したリングオシレータ。
IPC (2件):
FI (2件):
Fターム (3件):
5J043AA02
, 5J043AA26
, 5J043LL02
引用特許:
審査官引用 (4件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-215927
出願人:日本電気株式会社
-
クロック発生回路
公報種別:公開公報
出願番号:特願平6-301691
出願人:株式会社日立製作所
-
PLL回路
公報種別:公開公報
出願番号:特願2006-318638
出願人:富士通株式会社
-
集積回路
公報種別:公開公報
出願番号:特願平9-302291
出願人:日本電気株式会社
全件表示
前のページに戻る