特許
J-GLOBAL ID：201403074659690674
電子装置
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：特許公報
出願番号（国際出願番号）：特願2012-076921
公開番号（公開出願番号）：特開2013-207993
特許番号：特許第5439532号
出願日： 2012年03月29日
公開日（公表日）： 2013年10月07日
請求項（抜粋）：
【請求項1】 パッケージ配線基板と、
前記パッケージ配線基板上に搭載される第1半導体チップと、
前記第1半導体チップ上に順次積層搭載される第2,...,第(N-1)(Nは3以上の整数)半導体チップと、
前記第(N-1)半導体チップ上に積層搭載される第N半導体チップと、
前記第1〜第N半導体チップを貫通するように形成される第1および第2貫通ビアとを備え、
前記第1半導体チップは、
第1ノードと第1入力電源電圧の間に結合される第1スイッチと、
前記第1ノードと接地電源電圧の間に結合される第2スイッチと、
前記第1および第2スイッチのオン・オフを制御する第1制御回路とを備え、
前記第N半導体チップは、
第2ノードと第2入力電源電圧の間に結合される第3スイッチと、
前記第2ノードと前記接地電源電圧の間に結合される第4スイッチと、
前記第3および第4スイッチのオン・オフを制御する第2制御回路とを備え、
前記パッケージ配線基板上には、
前記第1ノードと第3ノードの間に結合される第1コイルと、
前記第3ノードと前記接地電源電圧の間に結合される第1コンデンサとが実装され、
前記第N半導体チップ上には、
前記第2ノードと第4ノードの間に結合される第2コイルと、
前記第4ノードと前記接地電源電圧の間に結合される第2コンデンサとが実装され、
前記第3および第4ノードは、前記第1貫通ビアの一端および他端にそれぞれ結合され、
前記第1入力電源電圧は、前記パッケージ配線基板を介して供給され、
前記第2入力電源電圧は、前記パッケージ配線基板から前記第2貫通ビアを介して供給され、
前記第1制御回路は、前記第1ノードの電圧が入力され、前記第1スイッチをオンからオフに遷移させたのち、前記第1ノードの電圧が第1基準値に達した際に前記第2スイッチをオンに制御し、
前記第2制御回路は、前記第2ノードの電圧が入力され、前記第3スイッチをオンからオフに遷移させたのち、前記第2ノードの電圧が前記第1基準値に達した際に前記第4スイッチをオンに制御することを特徴とする電子装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
