特許
J-GLOBAL ID：201403088902353968
遊技機
出願人/特許権者：
代理人 (1件)： 野中 誠一
公報種別：公開公報
出願番号（国際出願番号）：特願2013-174210
公開番号（公開出願番号）：特開2014-028166
出願日： 2013年08月26日
公開日（公表日）： 2014年02月13日
要約：
【課題】誤動作を回避して、遊技動作中も電源降下時も適切に動作する遊技機を提供する。【解決手段】遊技動作を中心統括的に制御する主制御部21と、遊技媒体を払出す払出制御部24には、電源遮断後もRAMの記憶内容を保持するバックアップ電源BAKと、定期的にクリアパルスを受けない限りCPUを強制的にリセットするウォッチドッグタイマ回路IC1と、電源電圧の異常降下時には所定の管理データをRAMに記憶する電源監視処理ST20と、電源電圧が投入された後、電源部に供給される交流電圧が正常でない限り、その後の処理に移行しない待機処理ST6と、を設けた。【選択図】図7
請求項（抜粋）：
所定の遊技動作の発生を示す検出信号に起因して抽選処理を実行し、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、
遊技動作を中心統括的に制御する第1ワンチップマイコンを有する主制御部と、前記主
制御部から出力される払出動作用の制御コマンドに基づいて遊技媒体を払出す第2ワンチップマイコンを有する払出制御部と、前記主制御部から出力される演出動作用の制御コマンドに基づいて演出動作を実行する演出制御部と、交流電圧を受けて前記各制御部で使用される直流電圧を生成する電源部と、を有して構成され、
前記主制御部及び/又は前記払出制御部には、
電源遮断後もRAMの記憶内容を保持するバックアップ電源と、定期的にクリアパルスを受けない限りCPUを強制的にリセットするウォッチドッグタイマ回路と、電源電圧の異常降下時には所定の管理データをRAMに記憶する電源監視処理と、電源電圧が投入された後、前記交流電圧が正常レベルでない限り、その後の処理に移行しない待機処理と、を設けたことを特徴とする遊技機。
IPC (1件)：
FI (2件)：
Fターム (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved