特許
J-GLOBAL ID:201403097851389414

回路基板およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  福川 晋矢
公報種別:公開公報
出願番号(国際出願番号):特願2013-217053
公開番号(公開出願番号):特開2014-096581
出願日: 2013年10月18日
公開日(公表日): 2014年05月22日
要約:
【課題】本発明は、回路基板に関する。【解決手段】本発明の実施形態による回路基板は、コア層と、コア層上に順に積層された第1層および第2層と、を含み、第1層の表面にはコア層の領域別に異なるサイズの凹凸が形成されることができる。【選択図】図1
請求項(抜粋):
コア層と、 前記コア層を覆う第1層と、 前記第1層を覆う第2層と、を含み、 前記第1層の表面には、前記コア層の領域別に異なるサイズの凹凸が形成されている、回路基板。
IPC (2件):
H05K 3/38 ,  H05K 3/46
FI (3件):
H05K3/38 B ,  H05K3/46 Z ,  H05K3/46 G
Fターム (41件):
5E316AA15 ,  5E316AA35 ,  5E316CC08 ,  5E316CC32 ,  5E316DD02 ,  5E316DD12 ,  5E316DD32 ,  5E316EE01 ,  5E316GG22 ,  5E316GG28 ,  5E316HH11 ,  5E316HH22 ,  5E316HH23 ,  5E316HH24 ,  5E316HH25 ,  5E316HH26 ,  5E316HH40 ,  5E343AA12 ,  5E343BB24 ,  5E343DD51 ,  5E343EE52 ,  5E343FF30 ,  5E343GG02 ,  5E343GG04 ,  5E346AA15 ,  5E346AA35 ,  5E346CC08 ,  5E346CC32 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346EE01 ,  5E346GG22 ,  5E346GG28 ,  5E346HH11 ,  5E346HH22 ,  5E346HH23 ,  5E346HH24 ,  5E346HH25 ,  5E346HH26 ,  5E346HH40
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る