特許
J-GLOBAL ID：201403098561154304

高速OTP感知スキーム

発明者：
ウロデック・クルジャノウィッズ

ウロデック・クルジャノウィッズ について

, 
スティーヴン・スミス

スティーヴン・スミス について


出願人/特許権者：
シデンス・コーポレーション

シデンス・コーポレーション について


代理人 (4件)： 村山 靖彦 ,  志賀 正武 ,  渡邊 隆 ,  実広 信哉
公報種別：特許公報
出願番号（国際出願番号）：特願2012-269108
公開番号（公開出願番号）：特開2013-080558
特許番号：特許第5536857号
出願日： 2012年12月10日
公開日（公表日）： 2013年05月02日
請求項（抜粋）：
【請求項1】 ワンタイムプログラマブル(OTP)メモリセルを備えたメモリアレイであって、 一対の相補形ビット線と、 前記一対の相補形ビット線を第1電圧レベルまで予備充電するための予備充電回路と、 前記OTPメモリセルのゲート端子に接続された複数のワード線と、 ビット線感知動作の間、容量性負荷手段を前記一対の相補形ビット線の一方のビット線に選択的に結合するための基準回路と、 前記一対の相補形ビット線の電圧差を感知するためのビット線感知増幅器と を具備し、 前記一対の相補形ビット線は、個々のビット線が前記OTPメモリセルの拡散端子に接続されており、 前記複数のワード線のうちの少なくとも1つは、前記一対の相補形ビット線の前記一方のビット線を、対応するOTPメモリセルのプログラマブル導電リンクを介して第2電圧レベルに駆動する機能を有することを特徴とするメモリアレイ。
IPC (3件)：
G11C 17/14 ( 200 6.01) ,  G11C 16/06 ( 200 6.01) ,  H01L 27/10 ( 200 6.01)
FI (4件)：
G11C 17/06 B ,  G11C 17/00 634 B ,  H01L 27/10 431 ,  H01L 27/10 481
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM