文献

J-GLOBAL ID：201502263972612197   整理番号：15A0329221

様々な入力ゲート容量を持つ接続の遅延等価配線法

A Delay Equivalent Routing for Interconnection with Various Input Gate Capacitances

著者 (4件)： 松下充 (高知大) ,  森本裕介 (高知大) ,  村岡道明 (高知大) ,  豊永昌彦 (高知大)
資料名： 電気学会電子回路研究会資料  (電気学会研究会資料)
巻： ECT-15  号： 7-29  ページ： 31-35  発行年： 2015年01月22日 
JST資料番号： X0578A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 信号の遅延等価はノイズレスな信号処理において重要である。従来の遅延等価配線法は,配線長の等価,すなわちRC遅延の均等化を目標にしている。このとき,相手先の入力ゲート容量が異なると扱えない場合がある。そこで我々は,様々な入力ゲート容量で扱える新しい遅延等価配線法を提案する。いくつかのベンチマークの実験から,その有効性が示された。(著者抄録)

シソーラス用語： *信号処理 ,  配線 ,  *回路設計 ,  遅延特性 ,  超LSI
準シソーラス用語： *電子回路設計 ,  配線遅延 ,  VLSI

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (6件)：

• V. Adler and E. G Friedman, ”Repeater design to reduce delay and power in resistive interconnect”, IEEE Trans. Circuits Syst. II, vol. 45, pp.607 -616 (1998)
• T. Sakurai, ”Approximation of wiring delay in MOSFET LSI”, IEEE J Solid-State Circuits, vol. SC-18, pp.418 -426 (1983)
• Ren-Song Tsay, ”Exact Zero Skew.” Proc. of ICCAD, pp.336-344 (November, 1992)
• Muhanunet Mustafa Ozdal, Martin D. F. Wong ”Length-Matching Routing for High-Speed Printed Circuit” Boards, ”ICCAD-2003,pp.394-400 (Nov. 2003)
• 松下充,森本裕介,豊永昌彦,”遅延等価配線の一手法”,平成26年度電気関係学会 四国支部連合大会1-36(2014年9月13日徳島大)

タイトルに関連する用語 (3件)： ゲート容量 ,  遅延 ,  等価