監視回路、半導体装置およびメモリの監視方法

発明者：
出願人/特許権者：
代理人 (2件)：古谷史旺 , 森俊秀
公報種別：公開公報
出願番号（国際出願番号）：特願2013-134032
公開番号（公開出願番号）：特開2015-011385
出願日： 2013年06月26日
公開日（公表日）： 2015年01月19日
要約：

【課題】メモリにエラーが発生した場合にメモリに対して行う処置を選択可能にし、メモリの信頼性を向上する。【解決手段】監視回路は、複数のメモリセルを含むメモリから読み出されたデータのエラーが訂正される毎に、エラーを訂正したデータを保持するメモリセルの位置を示す位置情報を順次に保持する複数の第1領域を含む保持部と、所定の回数のエラーが訂正された場合に、第1領域に保持された複数の位置情報に基づいて、メモリに発生したエラーの特徴を示す複数のエラーモードのいずれか1つを検出する検出部とを有する。【選択図】図1

請求項（抜粋）：

複数のメモリセルを含むメモリから読み出されたデータのエラーが訂正される毎に、エラーを訂正したデータを保持するメモリセルの位置を示す位置情報を順次に保持する複数の第1領域を含む保持部と、所定の回数のエラーが訂正された場合に、前記第1領域に保持された複数の前記位置情報に基づいて、前記メモリに発生したエラーの特徴を示す複数のエラーモードのいずれか1つを検出する検出部とを備えることを特徴とする監視回路。

IPC (1件)：

G06F 12/16

FI (3件)：

G06F12/16 320M , G06F12/16 330D , G06F12/16 320F

Fターム (6件)：

5B018GA07 , 5B018HA14 , 5B018HA22 , 5B018KA01 , 5B018NA01 , 5B018QA16

引用特許：

審査官引用 (9件)

メモリコントローラ及び情報処理装置
公報種別：公開公報出願番号：特願2011-061844 出願人：富士通株式会社
特開平1-283654
パリティエラー発生メモリ素子の識別方式
公報種別：公開公報出願番号：特願平3-330839 出願人：日立電線株式会社

全件表示

前のページに戻る