特許
J-GLOBAL ID:201503004380149999
半導体装置及びそれを用いた半導体リレー
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
西川 惠清
公報種別:公開公報
出願番号(国際出願番号):特願2013-194502
公開番号(公開出願番号):特開2015-060991
出願日: 2013年09月19日
公開日(公表日): 2015年03月30日
要約:
【課題】半導体基板の小型化を図ることのできる半導体装置及びそれを用いた半導体リレーを提供する。【解決手段】入力回路(発振回路20)と、出力回路(各ダイオード212〜214及び充放電回路22)と、各キャパシタ210,211を有し、入力回路と出力回路との間を電気的に絶縁する絶縁回路と、各回路が形成される半導体基板7とを備え、各キャパシタ210,211は、2つの電極のうち一方の第1電極80,82が入力回路に接続され、他方の第2電極81,83が出力回路に接続されるように構成され、絶縁回路は、半導体基板7の厚み方向において各キャパシタ210,211と半導体基板7との間に形成され且つ誘電体で構成される絶縁膜9を有する。【選択図】図1
請求項(抜粋):
入力回路と、
出力回路と、
少なくともキャパシタを有し、前記入力回路と前記出力回路との間を電気的に絶縁する絶縁回路と、
前記入力回路及び前記出力回路及び前記絶縁回路が形成される半導体基板とを備え、
前記キャパシタは、2つの電極のうち一方の電極が前記入力回路に接続され、他方の電極が前記出力回路に接続されるように構成され、
前記絶縁回路は、前記半導体基板の厚み方向において前記キャパシタと前記半導体基板との間に形成され且つ誘電体で構成される絶縁膜を有することを特徴とする半導体装置。
IPC (6件):
H01L 21/822
, H01L 27/04
, H03K 17/00
, H03K 17/687
, H01L 21/823
, H01L 27/06
FI (5件):
H01L27/04 H
, H03K17/00 D
, H03K17/687 G
, H01L27/04 C
, H01L27/06 102A
Fターム (50件):
5F038AC05
, 5F038AC15
, 5F038BE07
, 5F038BG02
, 5F038BG03
, 5F038BG05
, 5F038BH15
, 5F038CA02
, 5F038CA03
, 5F038CA10
, 5F038EZ06
, 5F038EZ07
, 5F038EZ20
, 5F048AA05
, 5F048AB10
, 5F048AC02
, 5F048AC10
, 5F048BA16
, 5F048BF02
, 5F048BF03
, 5F048BG14
, 5J055AX44
, 5J055BX17
, 5J055CX23
, 5J055CX24
, 5J055DX13
, 5J055DX22
, 5J055DX61
, 5J055DX72
, 5J055DX73
, 5J055DX83
, 5J055EX01
, 5J055EX02
, 5J055EY01
, 5J055EY10
, 5J055EY11
, 5J055EY12
, 5J055EY21
, 5J055EZ00
, 5J055EZ12
, 5J055EZ28
, 5J055EZ54
, 5J055FX05
, 5J055FX12
, 5J055FX18
, 5J055FX37
, 5J055GX01
, 5J055GX02
, 5J055GX07
, 5J055GX08
引用特許:
審査官引用 (3件)
-
半導体リレー
公報種別:公開公報
出願番号:特願2010-275397
出願人:パナソニック株式会社
-
半導体集積回路装置およびその製造方法
公報種別:公開公報
出願番号:特願2000-245737
出願人:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
-
半導体リレー装置
公報種別:公開公報
出願番号:特願2012-053444
出願人:パナソニック株式会社
前のページに戻る