特許
J-GLOBAL ID：201303053176844722

半導体リレー装置

発明者：
砂田 卓也

砂田 卓也 について

, 
小西 保司

小西 保司 について

, 
分木 優

分木 優 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (4件)： 板谷 康夫 ,  田口 勝美 ,  水田 愼一 ,  板谷 真之
公報種別：公開公報
出願番号（国際出願番号）：特願2012-053444
公開番号（公開出願番号）：特開2013-187488
出願日： 2012年03月09日
公開日（公表日）： 2013年09月19日
要約：
【課題】半導体リレー装置において、絶縁キャパシタに付随する寄生容量を小さくして、電力伝送効率の低下を防ぐ。【解決手段】寄生容量(Cp)を有する誘電体分離基板30上に配された誘電体膜36上に、絶縁キャパシタ4aを形成した。これにより、従来の寄生容量Cpに直列に、絶縁キャパシタ4aと誘電体分離基板30との間に形成される新たな寄生容量Cp’を入れることができる。ここで、従来の寄生容量Cpと、新たな寄生容量Cp’との合成容量(Cp”)は、これらの寄生容量が直列に接続されるため、従来の寄生容量Cpよりも小さくなる。従って、従来のように半導体基板上に直接絶縁キャパシタを形成した場合と比べて、絶縁キャパシタに付随する寄生容量を小さくできる。これにより、電力伝送効率の低下を防ぐことができる。【選択図】図5
請求項（抜粋）：
交流電圧信号を生成する発振回路と、 入力端子と出力端子との間の絶縁を確保する機能と、前記発振回路から出力された交流電圧信号から直流成分を除去する機能とを有する絶縁キャパシタを含み、この絶縁キャパシタにより直流成分が除去された交流電圧信号の電圧を昇圧する昇圧回路と、 前記昇圧回路と接続された1つ以上の出力用MOSFETと、 前記昇圧回路から出力された電圧に基づいて、前記1つ以上の出力用MOSFETのゲートの充電と放電とを切り換えることにより、前記1つ以上の出力用MOSFETを開閉する充放電回路とを備えた半導体リレー装置において、 前記絶縁キャパシタは、寄生容量を有する半導体基板上に配された、誘電体膜上に形成されていることを特徴とする半導体リレー装置。
IPC (3件)：
H01L 21/822 ,  H01L 27/04 ,  H03K 17/687
FI (4件)：
H01L27/04 C ,  H01L27/04 F ,  H01L27/04 A ,  H03K17/687 G
Fターム (38件)：
5F038AC03 ,  5F038AC05 ,  5F038AC07 ,  5F038AC14 ,  5F038BG02 ,  5F038BG03 ,  5F038BG04 ,  5F038CA09 ,  5F038CD16 ,  5F038DF01 ,  5F038EZ06 ,  5F038EZ20 ,  5J055AX07 ,  5J055BX16 ,  5J055BX17 ,  5J055CX07 ,  5J055DX22 ,  5J055DX61 ,  5J055DX72 ,  5J055DX83 ,  5J055EX01 ,  5J055EX02 ,  5J055EX07 ,  5J055EY10 ,  5J055EY12 ,  5J055EY13 ,  5J055EY21 ,  5J055EZ19 ,  5J055EZ28 ,  5J055EZ54 ,  5J055FX05 ,  5J055FX12 ,  5J055FX18 ,  5J055FX31 ,  5J055GX01 ,  5J055GX02 ,  5J055GX07 ,  5J055GX08
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM