特許
J-GLOBAL ID:201503004606920669

集積回路アセンブリにおける集積回路識別用のチップ識別パッド

発明者:
出願人/特許権者:
代理人 (3件): 恩田 誠 ,  恩田 博宣 ,  本田 淳
公報種別:公表公報
出願番号(国際出願番号):特願2015-501920
公開番号(公開出願番号):特表2015-513222
出願日: 2013年03月21日
公開日(公表日): 2015年04月30日
要約:
本発明は、集積回路アセンブリにおける集積回路のチップ識別パッドに関する。一実施形態において、集積回路アセンブリは、制御装置と、複数の集積回路と、制御装置を複数の集積回路に接続し、制御装置と各複数の集積回路との間における通信を可能にするように構成される共用の通信母線と、各集積回路に形成されたワンセットの一つ以上のチップ識別パッドとを含む。各セットのチップ識別パッドは、電気接続パターンを有する。各セットの電気接続パターンは、一おきのセットの電気接続パターンと互いに異なる。各異なる電気接続パターンは、対応する集積回路のユーニックな識別子を表示し、これによって制御装置に各集積回路を区別させることができる。
請求項(抜粋):
制御装置と、 複数の集積回路と、 前記制御装置を前記複数の集積回路に接続し、前記制御装置と前記各複数の集積回路との間における通信を可能にするように構成される共用の通信母線と、 各集積回路に形成されたワンセットの一つ以上のチップ識別パッドであって、各セットのチップ識別パッドは、電気接続パターンを有し、前記各セットの電気接続パターンは、一おきのセットの電気接続パターンと互いに異なり、各異なる電気接続パターンは、対応する集積回路のユーニックな識別子を表示し、これによって前記制御装置に前記各集積回路を区別させることができるチップ識別パッドと、 を含むプリント回路板組立体。
IPC (4件):
H05K 1/02 ,  H01S 5/40 ,  H01S 5/022 ,  G06K 19/067
FI (5件):
H05K1/02 R ,  H01S5/40 ,  H01S5/022 ,  H05K1/02 J ,  G06K19/067
Fターム (9件):
5B035BA03 ,  5B035BB06 ,  5B035BB09 ,  5B035CA08 ,  5E338CD32 ,  5E338DD12 ,  5E338EE32 ,  5F173MA02 ,  5F173MB02
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る