特許
J-GLOBAL ID：201503016606750380
可変遅延回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
國分 孝悦
公報種別：特許公報
出願番号（国際出願番号）：特願2012-082010
公開番号（公開出願番号）：特開2013-211786
特許番号：特許第5793460号
出願日： 2012年03月30日
公開日（公表日）： 2013年10月10日
請求項（抜粋）：
【請求項1】 1段目の単位遅延回路の第1入力端子に入力信号が入力されるとともに、i段目(iは自然数)の単位遅延回路の第1出力端子と(i+1)段目の単位遅延回路の第1入力端子とが接続され、i段目の単位遅延回路の第2入力端子と(i+1)段目の単位遅延回路の第2出力端子とが接続されている複数の単位遅延回路と、
1段目の前記単位遅延回路の第2出力端子から出力された信号が入力され、入力された当該信号を遅延設定に係る遅延設定情報に応じて正転又は反転して出力する出力回路とを備え、
前記複数の単位遅延回路には、第1の単位遅延回路及び第2の単位遅延回路をそれぞれ1以上含み、
前記第1の単位遅延回路は、
前記遅延設定情報のうち当該第1の単位遅延回路に対応する前記遅延設定情報が第1の状態のときに前記第2入力端子から入力された信号を出力し、第2の状態のときに前記第1入力端子から入力された信号を出力する第1のセレクタと、
前記第1のセレクタの出力を反転し前記第2出力端子を介して出力する第1のインバータとを有するととともに、
前記第1入力端子と前記第1出力端子とが接続され、
前記第2の単位遅延回路は、
前記第1入力端子から入力された信号を反転し前記第1出力端子を介して出力する第2のインバータと
前記遅延設定情報のうち当該第2の単位遅延回路に対応する前記遅延設定情報が前記第1の状態のときに前記第2入力端子から入力された信号を前記第2出力端子を介して出力し、前記第2の状態のときに前記第2のインバータの出力を前記第2出力端子を介して出力する第2のセレクタとを有することを特徴とする可変遅延回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
