特許

J-GLOBAL ID：201503018103481422

拡張ソースドレインMOSトランジスタおよび形成方法

発明者： スー チェン-シェン ,  タダヨニ マンダナ ,  チェン ユエ-シン
出願人/特許権者： シリコン ストーリッジ テクノロージー インコーポレイテッド
代理人 (8件)： 辻居 幸一 ,  熊倉 禎男 ,  大塚 文昭 ,  西島 孝喜 ,  須田 洋之 ,  上杉 浩 ,  近藤 直樹 ,  岩崎 吉信
公報種別：公表公報
出願番号（国際出願番号）：特願2015-533076
公開番号（公開出願番号）：特表2015-529404
出願日： 2013年08月26日
公開日（公表日）： 2015年10月05日
要約：

トランジスタおよびその製造方法は、基板、基板上の導電性ゲート、および導電性ゲートの下のチャネル領域を含む。第1および第2の絶縁スペーサは、導電性ゲートの第1および第2の側面に横方向に隣接する。基板のソース領域は、導電性ゲートの第1の側面および第1のスペーサに隣接するが横方向に間隔をあけて離れ、基板のドレイン領域は、導電性ゲートの第2の側面および第2のスペーサに隣接するが横方向に間隔をあけて離れる。第1および第2のLD領域は基板にあって、それぞれチャネル領域とソースまたはドレイン領域との間に横方向に延在し、各々は第1および第2のスペーサの下に配置されず、導電性ゲートの下にも配置されない部分を有し、各々はソースまたはドレイン領域のドーパント濃度より小さいドーパント濃度を有する。

請求項（抜粋）：

基板と、 前記基板の上に配置され、前記基板から絶縁される導電性ゲートであって、前記基板のチャネル領域が前記導電性ゲートの下に配置される前記導電性ゲートと、 前記基板の上の絶縁材料から成り、前記導電性ゲートの第1の側面に横方向に隣接する第1のスペーサと、 前記基板の上の絶縁材料から成り、前記第1の側面に対向する前記導電性ゲートの第2の側面に横方向に隣接する第2のスペーサと、 前記基板に形成され、前記導電性ゲートの前記第1の側面および前記第1のスペーサに隣接するが横方向に間隔をあけて離れるソース領域と、 前記基板に形成され、前記導電性ゲートの前記第2の側面および前記第2のスペーサに隣接するが横方向に間隔をあけて離れるドレイン領域と、 前記基板に形成され、前記チャネル領域と前記ソース領域との間に横方向に延在する第1のLD領域であって、前記第1のスペーサの下に配置される第1の部分と、前記第1および第2のスペーサの下に配置されず、かつ前記導電性ゲートの下に配置されない第2の部分と、を有し、前記第1のLD領域のドーパント濃度は、前記ソース領域のドーパント濃度より小さい前記第1のLD領域と、 前記基板に形成され、前記チャネル領域と前記ドレイン領域との間に横方向に延在する第2のLD領域であって、前記第2のスペーサの下に配置される第1の部分と、前記第1および第2のスペーサの下に配置されず、かつ前記導電性ゲートの下に配置されない第2の部分と、を有し、前記第2のLD領域のドーパント濃度は、前記ドレイン領域のドーパント濃度より小さい前記第2のLD領域と、を含むトランジスタ。

IPC (2件)：

H01L 21/336 ,  H01L 29/78

FI (1件)：

H01L29/78 301L

Fターム (8件)：

5F140AA25 ,  5F140BF01 ,  5F140BF04 ,  5F140BG09 ,  5F140BG32 ,  5F140BH15 ,  5F140BK02 ,  5F140CF07

引用特許：

審査官引用 (3件)

• 耐久性向上のための延長LDDソース-ドレイン領域を含むMOSトランジスタ
  公報種別：公開公報   出願番号：特願2010-229688   出願人：マイクレル・インコーポレイテッド
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-004290   出願人：株式会社ルネサステクノロジ
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-329038   出願人：セイコーエプソン株式会社