特許

J-GLOBAL ID：201503019782682756

インタフェース装置、およびメモリバスシステム

発明者： 石井 友規 ,  山口 孝雄 ,  吉田 篤 ,  得津 覚 ,  曽我 祐紀
出願人/特許権者： パナソニックIPマネジメント株式会社
代理人 (6件)： 奥田 誠司 ,  喜多 修市 ,  梶谷 美道 ,  三宅 章子 ,  岡部 英隆 ,  川喜田 徹
公報種別：特許公報
出願番号（国際出願番号）：特願2014-531021
特許番号：特許第5793690号
出願日： 2013年11月19日
請求項（抜粋）：

【請求項1】 集積回路上のメモリに接続されたメモリコントローラと、前記集積回路上に形成されたバスネットワークとを接続するためのインタフェース装置であって、 前記メモリコントローラは、複数のリクエストデータの処理順序を調停する調停部、および各リクエストデータに応答して前記メモリから出力された各レスポンスデータを前記インタフェース装置に送信する送信部を有しており、 前記インタフェース装置は、 前記バスネットワークから受信した複数のリクエストパケットの各々に脱パケット化処理を行い、各リクエストパケットからリクエストヘッダおよびリクエストデータを抽出して出力する脱パケット化処理部と、 前記脱パケット化処理部が出力した複数のリクエストヘッダを第1の順序で受け取って、各リクエストヘッダに対応するレスポンスヘッダを順に生成し、各レスポンスヘッダが前記第1の順序に従って読み出されるよう記憶するヘッダ生成記憶部と、 前記リクエストデータに応答して前記メモリから出力された前記レスポンスデータ、および前記ヘッダ生成記憶部に記憶されている前記レスポンスヘッダを利用してレスポンスパケットを生成して前記バスネットワークに送信するパケット化処理部と、 前記調停部が、前記複数のリクエストデータを前記第1の順序とは異なる第2の順序で前記メモリに送信したとき、各レスポンスヘッダが前記第2の順序に従って読み出されるよう、前記ヘッダ生成記憶部を制御するヘッダ順序制御部と を備えたインタフェース装置。

IPC (2件)：

G06F 12/00 ( 200 6.01) ,  G06F 13/16 ( 200 6.01)

FI (3件)：

G06F 12/00 571 A ,  G06F 12/00 597 R ,  G06F 13/16 510 A

引用特許：

出願人引用 (4件)

• パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法
  公報種別：公表公報   出願番号：特願2006-552194   出願人：マイクロンテクノロジー,インコーポレイテッド
• 情報処理装置
  公報種別：公開公報   出願番号：特願2010-220787   出願人：京セラミタ株式会社
• トランザクション順序付けを維持しながら複数のターゲットへの未処理要求をサポートする種々の方法および装置
  公報種別：公表公報   出願番号：特願2010-515052   出願人：ソニックス・インコーポレーテッド, ウィンガード,ドリュー・イー, ショウ,シェン-シュン, ハミルトン,スティーヴン・ダブリュ, スウォーブリック,イアン・アンドリュー, ヴァキロトジャー,ヴィダ
• メモリ制御装置,メモリ制御方法および情報処理装置
  公報種別：公開公報   出願番号：特願2008-082718   出願人：富士通株式会社

審査官引用 (4件)

• パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法
  公報種別：公表公報   出願番号：特願2006-552194   出願人：マイクロンテクノロジー,インコーポレイテッド
• 情報処理装置
  公報種別：公開公報   出願番号：特願2010-220787   出願人：京セラミタ株式会社
• トランザクション順序付けを維持しながら複数のターゲットへの未処理要求をサポートする種々の方法および装置
  公報種別：公表公報   出願番号：特願2010-515052   出願人：ソニックス・インコーポレーテッド, ウィンガード,ドリュー・イー, ショウ,シェン-シュン, ハミルトン,スティーヴン・ダブリュ, スウォーブリック,イアン・アンドリュー, ヴァキロトジャー,ヴィダ
• メモリ制御装置,メモリ制御方法および情報処理装置
  公報種別：公開公報   出願番号：特願2008-082718   出願人：富士通株式会社