特許
J-GLOBAL ID:201503020737212330
スタック型マルチチップ集積回路の静電気保護
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
村山 靖彦
, 黒田 晋平
公報種別:公表公報
出願番号(国際出願番号):特願2015-535786
公開番号(公開出願番号):特表2015-532534
出願日: 2013年10月03日
公開日(公表日): 2015年11月09日
要約:
1つの特徴は、少なくとも第1の集積回路(IC)ダイおよび第2のICダイを含むマルチチップモジュールに関する。第2のICダイは、基板貫通ビアによって第1のICダイに電気的に結合された入力/出力(I/O)ノードを有する。第2のダイのアクティブ表面は、I/Oノードに電気的に結合され、静電放電(ESD)によって生じるダメージから第2のICダイを保護するように構成されたヒューズも含む。詳細には、ヒューズは、マルチチップモジュールの製造中に第1のダイを第2のダイに電気的に結合する結果として生成され得るESDから第2のICダイを保護する。第1のダイを第2のダイに結合すると、ヒューズは、ESDによって生成されたESD電流をグランドにバイパスすることができる。マルチチップモジュールのパッケージングが完了した後、ヒューズを破断させて開放することができる。
請求項(抜粋):
第1の集積回路(IC)ダイと、
基板貫通ビア(TSV)によって前記第1のICダイに電気的に結合された入力/出力(I/O)ノードを有する第2のICダイと、
前記I/Oノードに電気的に結合された前記第2のICダイのアクティブ表面上のヒューズであって、静電放電(ESD)によって生じるダメージから前記第2のICダイを保護するように構成されるヒューズと
を含む、マルチチップモジュール。
IPC (9件):
H01L 21/822
, H01L 27/04
, H01L 21/82
, H01L 21/320
, H01L 21/768
, H01L 23/522
, H01L 25/065
, H01L 25/07
, H01L 25/18
FI (4件):
H01L27/04 H
, H01L21/82 F
, H01L21/88 J
, H01L25/08 C
Fターム (32件):
5F033MM30
, 5F033VV05
, 5F033VV07
, 5F033VV11
, 5F033WW00
, 5F033WW08
, 5F033XX00
, 5F038AV15
, 5F038BE07
, 5F038BH01
, 5F038BH04
, 5F038BH13
, 5F038CA10
, 5F038CA12
, 5F038CD02
, 5F038CD08
, 5F038CD12
, 5F038DF01
, 5F038EZ07
, 5F038EZ20
, 5F064BB26
, 5F064BB35
, 5F064CC01
, 5F064CC21
, 5F064CC22
, 5F064CC23
, 5F064DD42
, 5F064EE42
, 5F064FF27
, 5F064FF30
, 5F064FF32
, 5F064FF45
引用特許:
前のページに戻る