特許

J-GLOBAL ID：201003011589551158

半導体装置及び半導体装置の製造方法

発明者： 齊木 隆行 ,  佐藤 慎也 ,  ▲高▼宮 浩之
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 布施 行夫 ,  大渕 美千栄 ,  永田 美佐
公報種別：公開公報
出願番号（国際出願番号）：特願2008-306228
公開番号（公開出願番号）：特開2010-129958
出願日： 2008年12月01日
公開日（公表日）： 2010年06月10日
要約：

【課題】面積効率やレイアウト設計の自由度を向上させた半導体装置及び半導体装置の製造方法を提供すること。【解決手段】複数の外部端子VDD、VSS、Pin1、Pin2を有し、複数の半導体基板10、20、30を積層して含む半導体装置であって、半導体基板のうち少なくとも1つを貫通し、半導体装置のいずれかの外部端子と電気的に接続する貫通電極51、52、53、54と、いずれか1つの半導体基板に設けた複数の静電放電保護回路41、42、43とを含み、貫通電極51、52、53、54は、複数の静電放電保護回路41、42、43のいずれかと電気的に接続され、複数の静電放電保護回路41、42、43は、貫通電極51、52、53、54のいずれかと電気的に接続されている静電放電保護回路41、42、43が設けられる半導体基板は、最下層又は最上層に積層された半導体基板であってもよい。【選択図】図1

請求項（抜粋）：

複数の外部端子を有し、複数の半導体基板を積層して含む半導体装置であって、 前記半導体基板のうち少なくとも1つを貫通し、前記半導体装置のいずれかの外部端子と電気的に接続する貫通電極と、 いずれか1つの前記半導体基板に設けた複数の静電放電保護回路とを含み、 前記貫通電極は、前記複数の静電放電保護回路のいずれかと電気的に接続され、 前記複数の静電放電保護回路は、前記貫通電極と電気的に接続されていることを特徴とする半導体装置。

IPC (8件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/00 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 27/00

FI (6件)：

H01L25/08 Z ,  H01L23/00 B ,  H01L27/04 H ,  H01L27/06 311C ,  H01L27/06 311B ,  H01L27/00 301C

Fターム (19件)：

5F038BE07 ,  5F038BE09 ,  5F038BH04 ,  5F038BH05 ,  5F038BH07 ,  5F038BH13 ,  5F038CD02 ,  5F038CD05 ,  5F038EZ07 ,  5F038EZ20 ,  5F048BB05 ,  5F048BE03 ,  5F048BH05 ,  5F048CB02 ,  5F048CC06 ,  5F048CC09 ,  5F048CC13 ,  5F048CC15 ,  5F048CC18

引用特許：

出願人引用 (1件)

• 半導体チップおよびその製造方法、ならびに半導体装置
  公報種別：公開公報   出願番号：特願2005-252544   出願人：株式会社ザイキューブ

審査官引用 (3件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-132237   出願人：シャープ株式会社
• チップ間静電放電防止マルチチップ半導体構造およびその製造方法
  公報種別：公開公報   出願番号：特願平8-031537   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• LSIモジュールとその製造方法
  公報種別：公開公報   出願番号：特願平8-319466   出願人：日本電気株式会社