特許

J-GLOBAL ID：201503022273587060

薄膜トランジスタ、及び薄膜トランジスタの製造方法

発明者： 田中 幸一 ,  中村 修 ,  両澤 克彦
出願人/特許権者： 凸版印刷株式会社
代理人 (1件)： 特許業務法人 小笠原特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-198154
公開番号（公開出願番号）：特開2015-065282
出願日： 2013年09月25日
公開日（公表日）： 2015年04月09日
要約：

【課題】IGZO膜を有する薄膜トランジスタにおいて、閾値電圧を容易に適正化する。【解決手段】基板1と、ゲート電極2と、ゲート絶縁層4と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層5と、半導体層5を被覆する保護層7とを有するボトムゲート型の薄膜トランジスタにおいて、半導体層5と保護層7の間に、絶縁性の希土類水素化物を含む絶縁層6を設ける。【選択図】図1

請求項（抜粋）：

基板と、ゲート電極と、ゲート絶縁層と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層と、前記半導体層を被覆する保護層とを有するボトムゲート型の薄膜トランジスタにおいて、 前記半導体層と前記保護層の間に、絶縁性の希土類水素化物を含む絶縁層が設けられていることを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 21/336 ,  H01L 29/786

FI (2件)：

H01L29/78 619A ,  H01L29/78 618B

Fターム (66件)：

5F110AA08 ,  5F110AA14 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110BB20 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF33 ,  5F110GG01 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG41 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HK35 ,  5F110HK38 ,  5F110NN03 ,  5F110NN13 ,  5F110NN15 ,  5F110NN16 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN28 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36

引用特許：

審査官引用 (3件)

• 半導体装置及びその作製方法
  公報種別：公開公報   出願番号：特願2010-210343   出願人：株式会社半導体エネルギー研究所
• ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
  公報種別：公開公報   出願番号：特願2010-112133   出願人：独立行政法人産業技術総合研究所
• ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
  公報種別：公開公報   出願番号：特願2001-240761   出願人：富士写真フイルム株式会社