特許

J-GLOBAL ID：201503033643600488

1つのトランジスタを有するRAMメモリセル

発明者： ロドリゲス,ノエル ,  ガミツ,フランシスコ ,  クリストロボヌ,ソラン,イオン
出願人/特許権者： ウニバシダド デ グラナダ ,  セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク
代理人 (2件)： 河野 英仁 ,  河野 登夫
公報種別：公表公報
出願番号（国際出願番号）：特願2014-533969
公開番号（公開出願番号）：特表2014-535161
出願日： 2012年10月04日
公開日（公表日）： 2014年12月25日
要約：

【解決手段】 ソース及びドレイン領域(101, 102)を形成するために高ドープされた両端を有し、ソース及びドレイン領域間に、準真性のP型領域(105)であって、絶縁されたゲート(107)により囲まれたP型領域によって外周のほとんどの部分が囲まれたN型領域(104)を備える中心部を有する棒状半導体により形成されたメモリセル。

請求項（抜粋）：

ソース及びドレイン領域(101, 102; 121, 122)を形成するために高ドープされた両端を有し、 前記ソース及びドレイン領域間に、準真性のP型領域(105, 125)であって、絶縁されたゲート(107, 127)により囲まれたP型領域によって外周のほとんどの部分が囲まれたN型領域(104, 124)を備える中心部を有する 半導体ナノロッドにより形成されたメモリセル。

IPC (8件)：

H01L 21/824 ,  H01L 27/108 ,  H01L 29/06 ,  H01L 29/786 ,  H01L 21/336 ,  G11C 11/404 ,  G11C 11/401 ,  B82Y 10/00

FI (10件)：

H01L27/10 321 ,  H01L29/06 601N ,  H01L29/78 613B ,  H01L29/78 618C ,  H01L29/78 616S ,  H01L29/78 626C ,  H01L29/78 617J ,  G11C11/34 352C ,  G11C11/34 352Z ,  B82Y10/00

Fターム (25件)：

5F083AD02 ,  5F083AD06 ,  5F083AD69 ,  5F083GA09 ,  5F083GA11 ,  5F083HA02 ,  5F110AA30 ,  5F110BB05 ,  5F110CC02 ,  5F110CC10 ,  5F110DD05 ,  5F110DD12 ,  5F110EE22 ,  5F110FF12 ,  5F110FF23 ,  5F110FF27 ,  5F110GG02 ,  5F110GG28 ,  5F110GG34 ,  5F110GG36 ,  5M024AA50 ,  5M024AA70 ,  5M024BB02 ,  5M024CC20 ,  5M024PP05

引用特許：

出願人引用 (3件)

• 半導体メモリ装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-147921   出願人：株式会社東芝
• キャパシタレスDRAM及びその製造及び動作方法
  公報種別：公開公報   出願番号：特願2008-172350   出願人：三星電子株式会社
• ラウンド状のナノワイヤートランジスタチャンネルを備える半導体素子及びその製造方法
  公報種別：公開公報   出願番号：特願2006-083846   出願人：三星電子株式会社

引用文献：

出願人引用 (1件)

• Scalability Study on a Capacitorless 1T-DRAM:From Single-gate PD-SOI to Double-gate FinDRAM