特許

J-GLOBAL ID：201503062735811388

暗号化アルゴリズム内のハッシュ値の生成をサポートするためのSIMD命令

発明者： ホースネル、マシュー ジェイムズ ,  グリセンスウェイト、リチャード ロイ ,  カーショウ、ダニエル ,  ベイルズ、スチュアート デイヴィッド
出願人/特許権者： エイアールエム リミテッド
代理人 (1件)： 特許業務法人浅村特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2014-541744
公開番号（公開出願番号）：特表2015-501946
出願日： 2012年09月20日
公開日（公表日）： 2015年01月19日
要約：

データ処理システム(2)は、単一命令複数データレジスタファイル(12)と、単一命令複数処理回路(14)と、を含む。単一命令複数データ処理回路(14)は、ハッシュアルゴリズムの一部を行うための暗号化処理命令の実行をサポートする。オペランドは、単一命令複数データレジスタファイル(12)内に記憶される。暗号化サポート命令は、通常のレーンベース処理に従わず、出力オペランドの異なる部分が入力オペランド内の複数の異なる要素に依存する出力オペランドを生成する。

請求項（抜粋）：

データ処理装置であって、 単一命令複数データレジスタファイルと、 前記単一命令複数データレジスタファイルに連結され、前記単一命令複数データレジスタファイルの入力オペランドレジスタ内の別個のレーン内に記憶された別個のデータ要素に対して独立して処理操作を行うために、単一命令複数データプログラム命令によって制御されるように構成された、単一命令複数データ処理回路と、を備え、 前記単一命令複数データ処理回路が、前記単一命令複数データレジスタファイルの入力オペランドレジスタ内に保持されたデータ要素のシーケンスを含むベクトルデータ値に対してさらなる処理操作を行って、前記単一命令複数データレジスタファイルの出力オペランドレジスタ内に記憶された出力オペランドを生成するために、さらなるプログラム命令によって制御されるように構成され、 前記出力オペランドが、前記データ要素のシーケンス内のすべてのデータ要素に依存する値を持つ第1の部分を有する、データ処理装置。

IPC (2件)：

G09C 1/00 ,  H04L 9/10

FI (2件)：

G09C1/00 650Z ,  H04L9/00 621Z

Fターム (3件)：

5J104AA18 ,  5J104NA12 ,  5J104NA39

引用特許：

審査官引用 (2件)

• 一連の変換を行って一変換を分離する命令を含む命令の組合せ
  公報種別：公開公報   出願番号：特願2009-045094   出願人：インテルコーポレイション
• データの順列演算を実行するための装置および方法
  公報種別：公表公報   出願番号：特願2010-542674   出願人：アーム・リミテッド

引用文献：

審査官引用 (4件)

• ハッシュ関数の構成と証明可能安全性
• 新世代主力プロセッサーの技術を探る 詳解・Sandy Bridgeアーキテクチャ
• White Paper Intel Advanced Encryption Standard(AES) Instructions Set, 20100126, Rev.3.0, p.1-79
• The Intel AES Instruction Set and the SHA-3 Candidates