特許
J-GLOBAL ID：201503063017445108
情報処理装置及び情報処理装置の試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
横山 淳一
公報種別：公開公報
出願番号（国際出願番号）：特願2013-172504
公開番号（公開出願番号）：特開2015-041282
出願日： 2013年08月22日
公開日（公表日）： 2015年03月02日
要約：
【課題】 アクセス要求競合試験を行うためには、複数のノードから発行されたアクセス要求が競合試験対象装置において競合状態となることが必要であるが、複数のノードと競合試験対象装置間の配線遅延等によって競合状態を生じさせることが困難な場合がある。【解決手段】 2つのノードから発行された複数のアクセス要求が競合試験対象装置に到達する時刻に相違がある場合であっても、2つのノードからそれぞれ発行される複数のアクセス要求が交互に競合試験対象装置に到達するよう、アクセス要求が競合試験対象装置に到達する時刻を設定することにより、配線遅延等に起因する到達時刻の大凡の相違を検出し、到達時刻の相違を抑制することができる。【選択図】 図13
請求項（抜粋）：
複数の第1アクセス要求を発行する第1ノードと、
複数の第2アクセス要求を発行する第2ノードと、
メモリを有し、前記第1ノード及び前記第2ノードに接続され、前記複数の第1アクセス要求及び前記複数の第2アクセス要求を受信する第3ノードと、
前記複数の第1アクセス要求及び前記複数の第2アクセス要求に対する前記メモリからの読出しデータに基づき、前記複数の第1アクセス要求と前記複数の第2アクセス要求が交互に前記第3ノードに到達するよう、前記複数の第1アクセス要求が前記第3ノードへ到達する時刻を設定する到達時刻調整部と
を有することを特徴とする情報処理装置。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
前のページに戻る
