特許
J-GLOBAL ID：201503065668551111
半導体装置
出願人/特許権者：
ルネサスエレクトロニクス株式会社
ルネサスエレクトロニクス株式会社 について
代理人 (2件)： 速水 進治 , 天城 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2013-142924
公開番号（公開出願番号）：特開2015-018832
出願日： 2013年07月08日
公開日（公表日）： 2015年01月29日
要約：
【課題】トランジスタのリーク電流が増えることを抑制する。【解決手段】フィールドプレート電極FPEは、第1回路領域HSRの縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられている。また、接続用トランジスタは、第1回路を、この第1回路よりも電源電圧が低い第2回路に接続している。接続用トランジスタの周囲には、第2導電型領域IDFが設けられている。フィールドプレート電極FPEの一部は、この第2導電型領域の一部と重なっている。そして、フィールドプレート電極FPEは、分離領域SPRの幅方向における中央よりも第1回路領域HSR側に位置する部分で接続用トランジスタのドレイン電極DREに電気的に接続されており、かつ、中央よりも第2回路領域LSR側に位置する部分で接地電位又は第2回路の電源電位が印加されている。【選択図】図5
請求項（抜粋）：
基板と、
前記基板に形成され、電源電位が第1電圧である第1回路が形成されている第1回路領域と、
前記第1回路領域を囲んでいる分離領域と、
前記基板に形成され、平面視で前記分離領域の外側に位置し、電源電位が前記第1電圧よりも低い第2電圧である第2回路が形成されている第2回路領域と、
前記分離領域に位置し、前記第2回路を前記第1回路に接続し、ソース及びドレインが第1導電型である接続用トランジスタと、
を備え、
前記分離領域は、
前記基板に形成された素子分離膜と、
平面視で前記素子分離膜と重なっており、前記第1回路領域の縁に沿う方向に、折り返されながら又はスパイラル状に、繰り返し設けられたフィールドプレート電極と、
前記基板に設けられ、平面視で前記素子分離膜と重なっており、かつ前記接続用トランジスタの周囲に位置する第2導電型領域と、
前記第2導電型領域を介して前記接続用トランジスタのソース又はドレインと逆側に位置する第1導電型領域と、
を有し、
前記フィールドプレート電極の一部は、前記第2導電型領域の一部と重なっており、
前記フィールドプレート電極は、前記分離領域の幅方向における中央よりも前記第1回路領域側に位置する部分で前記接続用トランジスタのドレイン電極に電気的に接続されており、かつ、前記中央よりも前記第2回路領域側に位置する部分で接地電位又は前記第2回路に接続されている半導体装置。
IPC (1件)：
FI (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved