特許
J-GLOBAL ID：201503086597604771

半導体製造装置

発明者：
清永 泰志

清永 泰志 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (2件)： 田下 明人 ,  立石 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2013-243757
公開番号（公開出願番号）：特開2015-103692
出願日： 2013年11月26日
公開日（公表日）： 2015年06月04日
要約：
【課題】半導体基板に関し成膜材料が堆積してなる膜との溶着を抑制するとともにステージに対する位置ずれを抑制し得る半導体製造装置を提供する。【解決手段】ステージ20は、半導体ウエハ30を支持する支持部21と、この支持部21を囲うように環状に形成される環状溝部22と、この環状溝部22を囲うように配置されて半導体ウエハ30を支持部21上に案内するようにテーパ状に形成される案内部23と、を備えている。そして、環状溝部22は、支持部21に支持された半導体ウエハ30の外縁により内周側が覆われて外周側が露出するように配置されている。【選択図】図4
請求項（抜粋）：
半導体基板(30)が収容される処理室(11)と、 前記処理室内に設けられて前記半導体基板が載置されるステージ(20,20a〜20c)と、 前記ステージ上の前記半導体基板の表面に成膜材料を堆積させることで薄膜(32)を成膜する成膜手段(12)と、を備え、 前記ステージは、 前記半導体基板を支持する支持部(21)と、 前記支持部を囲うように環状に形成される環状溝部(22)と、 前記環状溝部を囲うように配置されて前記半導体基板を前記支持部上に案内するようにテーパ状に形成される案内部(23)と、を備え、 前記環状溝部は、前記支持部に支持された前記半導体基板の外縁により内周側が覆われて外周側が露出するように配置されることを特徴とする半導体製造装置。
IPC (3件)：
H01L 21/285 ,  C23C 14/34 ,  C23C 16/458
FI (3件)：
H01L21/285 S ,  C23C14/34 J ,  C23C16/458
Fターム (33件)：
4K029AA04 ,  4K029AA24 ,  4K029BA02 ,  4K029BA03 ,  4K029BA17 ,  4K029BA52 ,  4K029BD01 ,  4K029CA05 ,  4K029DA01 ,  4K029DA02 ,  4K029DA09 ,  4K029DC03 ,  4K029DC05 ,  4K029DC27 ,  4K029EA04 ,  4K029EA06 ,  4K029JA01 ,  4K030BA02 ,  4K030BA18 ,  4K030BA20 ,  4K030BA48 ,  4K030CA04 ,  4K030CA12 ,  4K030EA03 ,  4K030GA02 ,  4K030KA09 ,  4K030KA46 ,  4K030LA15 ,  4M104BB02 ,  4M104BB03 ,  4M104BB14 ,  4M104BB18 ,  4M104DD39
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM