特許
J-GLOBAL ID：201503099314724657

薄膜トランジスタ及び薄膜トランジスタの製造方法

発明者：
田中 幸一

田中 幸一 について

, 
中村 修

中村 修 について

, 
両澤 克彦

両澤 克彦 について


出願人/特許権者：
凸版印刷株式会社

凸版印刷株式会社 について


代理人 (1件)： 特許業務法人 小笠原特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-260343
公開番号（公開出願番号）：特開2015-118994
出願日： 2013年12月17日
公開日（公表日）： 2015年06月25日
要約：
【課題】IGZO膜を有する薄膜トランジスタにおいて、閾値電圧を容易に適正化する。【解決手段】基板1と、ゲート電極2と、ゲート絶縁層4と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層5と、半導体層5を被覆する保護膜6とを有するボトムゲート型の薄膜トランジスタにおいて、保護膜6の上部に、絶縁性の希土類水素化物7を含む絶縁層を設ける。【選択図】図1
請求項（抜粋）：
基板と、ゲート電極と、ゲート絶縁体と、チャンネル層を構成するIn-Ga-Zn-O系の半導体層と、当該半導体層を被覆する保護層とを有するボトムゲート型の薄膜トランジスタにおいて、 前記保護層の上部に、絶縁性の希土類水素化物を含む絶縁層が設けられていることを特徴とする、薄膜トランジスタ。
IPC (3件)：
H01L 21/336 ,  H01L 29/786 ,  H01L 21/316
FI (3件)：
H01L29/78 619A ,  H01L29/78 618B ,  H01L21/316 M
Fターム (76件)：
5F058BC02 ,  5F058BC03 ,  5F058BC08 ,  5F058BC11 ,  5F058BC20 ,  5F058BD01 ,  5F058BF11 ,  5F110AA08 ,  5F110AA14 ,  5F110BB01 ,  5F110BB03 ,  5F110BB20 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF05 ,  5F110FF09 ,  5F110GG01 ,  5F110GG12 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG24 ,  5F110GG41 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL11 ,  5F110HL22 ,  5F110HL23 ,  5F110HL24 ,  5F110NN02 ,  5F110NN03 ,  5F110NN13 ,  5F110NN14 ,  5F110NN16 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN28 ,  5F110NN33 ,  5F110NN34 ,  5F110NN35 ,  5F110NN36
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM