文献

J-GLOBAL ID：201602203382890537   整理番号：16A0016512

MOSFETとFinFETフリップフロップにおける書き込み障害に与えるNBTI/PBTIとプロセス変動の効果

Effect of NBTI/PBTI aging and process variations on write failures in MOSFET and FinFET flip-flops

著者 (3件)： KHALID Usman (Dept. of Information Engineering, Electronics and Telecommunications, Sapienza Univ. of Rome, ITA) ,  MASTRANDREA Antonio (Dept. of Information Engineering, Electronics and Telecommunications, Sapienza Univ. of Rome, ITA) ,  OLIVIERI Mauro (Dept. of Information Engineering, Electronics and Telecommunications, Sapienza Univ. of Rome, ITA)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 55  号： 12 PB  ページ： 2614-2626  発行年： 2015年12月 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： ディジタルセルでのノイズマージンと関連する故障の確率は,ナノスケールMOSFETやFinFET技術がNBTIやPBTI,プロセスパラメータの変動,のようなエージングメカニズムに起因する信頼性問題に直面するにつれてますます重要になってきている。システムレベル動作にたいするこのような現象の効果は,特にメモリ素子の(アイドルと実際モードでの)スタティックノイズマージンとメモリ素子の書き込みノイズマージンに関連している。スタティックノイズマージンは過去に調べてあり,本研究では様々なMOSFETとFinFETによるフリップフロップの書き込みノイズマージンに与えるプロセス変動とNBTI/PBTIエージングの効果を計算し比較した。大量トランジスタレベルモンテカルロシミュレーションでフリップフロップWNMの公称(すなわち平均)値と関連する標準偏差が得られる。これは入力電圧シフトの関数として結果として生じる書き込み故障確率の計算と,異なる回路トポロジと技術でのロバスト性の比較評価を可能にするものである。解析では温度と電圧にたいする依存性も含めた。Copyright 2015 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.

シソーラス用語： 超LSI ,  ディジタル回路 ,  MOSFET ,  FET【トランジスタ】 ,  雑音余裕 ,  不安定性 ,  *熱安定性 ,  変動 ,  双安定回路 ,  時効処理 ,  信頼性 ,  シミュレーション ,  入出力特性
準シソーラス用語： FinFET ,  NBTI ,  PBTI ,  VLSI ,  エージング【時効】 ,  *フリップフロップ ,  *プロセス変動 ,  モンテカルロシミュレーション ,  *書き込み余裕

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： MOSFET ,  FinFET ,  フリップフロップ ,  書き込み ,  障害 ,  NBTI ,  PBTI ,  プロセス変動