特許
J-GLOBAL ID:201603000036874440
薄膜トランジスタおよびその製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (2件):
栗原 浩之
, 山▲崎▼ 雄一郎
公報種別:公開公報
出願番号(国際出願番号):特願2014-189384
公開番号(公開出願番号):特開2016-063053
出願日: 2014年09月17日
公開日(公表日): 2016年04月25日
要約:
【課題】 バイアスストレス安定性が高く、酸素欠陥による状態密度の低い薄膜トランジスタおよびその製造方法を提供する。【解決手段】 ゲート絶縁層4と、インジウムを含有する金属酸化物半導体層7と、バッファ層8と、ヒドロキシル基を繰り返し単位に含むポリマー及び溶媒を含む保護層形成組成物を塗布し形成した保護層9と、からなる積層体を有する薄膜トランジスタにおいて、該金属酸化物半導体層7を完全に覆うように該バッファ層8を形成し、次いで、該保護層9を形成することを特徴とする。【選択図】図1
請求項(抜粋):
ゲート絶縁層と、
インジウムを含有する金属酸化物半導体層と、
バッファ層と、
ヒドロキシル基を繰り返し単位に含むポリマー及び溶媒を含む保護層形成組成物を塗布し形成した保護層と、
からなる積層体を有する薄膜トランジスタにおいて、
該金属酸化物半導体層を完全に覆うように該バッファ層を形成し、次いで、該保護層を形成することを特徴とする薄膜トランジスタの製造方法。
IPC (5件):
H01L 21/336
, H01L 29/786
, H01L 21/312
, H01L 21/368
, H01L 21/47
FI (5件):
H01L29/78 619A
, H01L29/78 618B
, H01L21/312 A
, H01L21/368 Z
, H01L21/47
Fターム (48件):
5F053AA06
, 5F053DD20
, 5F053HH01
, 5F053HH04
, 5F053HH05
, 5F053RR04
, 5F058AC05
, 5F058AD01
, 5F058AF04
, 5F058AF06
, 5F058AG01
, 5F110AA08
, 5F110AA14
, 5F110BB01
, 5F110CC03
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE07
, 5F110EE08
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF23
, 5F110FF27
, 5F110FF28
, 5F110GG01
, 5F110GG25
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110GG58
, 5F110NN02
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN28
, 5F110NN33
, 5F110NN40
, 5F110QQ06
引用特許:
前のページに戻る