特許
J-GLOBAL ID：201603001440858713
半導体装置及び半導体装置の作製方法
発明者：
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2012-095288
公開番号（公開出願番号）：特開2012-256858
特許番号：特許第6005388号
出願日： 2012年04月19日
公開日（公表日）： 2012年12月27日
請求項（抜粋）：
【請求項1】 第1の選択回路と、
第2の選択回路と、
ラッチ回路と、
第1の回路と、
第2の回路と、を有する半導体装置であって、
前記第1の回路は、第1のトランジスタと、第1の容量素子と、を有し、
前記第2の回路は、第2のトランジスタと、第2の容量素子と、を有し、
前記第1の選択回路は、第1の制御信号に応じて第1のデータ信号を前記ラッチ回路に書き込む機能を有し、
前記第2の選択回路は、前記第1の制御信号に応じて前記第1のデータ信号の反転信号である第2のデータ信号を前記ラッチ回路に書き込む機能を有し、
前記ラッチ回路は、前記半導体装置に電源電圧が供給されている期間において、前記第1のデータ信号及び前記第2のデータ信号を保持する機能を有し、
前記第1のトランジスタは、前記ラッチ回路に保持されている前記第1のデータ信号を第2の制御信号に応じて前記第1の容量素子に入力する機能を有し、
前記第2のトランジスタは、前記ラッチ回路に保持されている前記第2のデータ信号を前記第2の制御信号に応じて前記第2の容量素子に入力する機能を有し、
前記第1の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第1のデータ信号を保持する機能を有し、
前記第2の回路は、前記半導体装置に前記電源電圧が供給されていない期間において、前記第2のデータ信号を保持する機能を有し、
前記第1のトランジスタ及び前記第2のトランジスタは、酸化物半導体膜にチャネル形成領域を有し、
前記第1のトランジスタ及び前記第2のトランジスタは、前記ラッチ回路が有するトランジスタの上層に位置することを特徴とする半導体装置。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
