特許
J-GLOBAL ID：201603001612430192
デジタル回路用シミュレーション装置及びそのプログラム
発明者：
,
出願人/特許権者：
代理人 (3件)：
小林 博通
, 鵜澤 英久
, 橋本 剛
公報種別：特許公報
出願番号（国際出願番号）：特願2012-224642
公開番号（公開出願番号）：特開2014-078087
特許番号：特許第6015327号
出願日： 2012年10月10日
公開日（公表日）： 2014年05月01日
請求項（抜粋）：
【請求項1】 実機と等価なCPUモデルとデジタル回路用の被試験論理回路とを備えた仮想ハードウェアを実行ソフトウェアによりシミュレーションするデジタル回路用シミュレーション装置であって、
CPUモデルはアセンブラ命令語の文字列を解析する文字列解析機能部を備え、該解析機能部で解析されたアセンブラ命令を実行する
ことを特徴とするデジタル回路用シミュレーション装置。
IPC (4件)：
G06F 17/50 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
G06F 17/50 664 A
, H01L 21/82 C
, H01L 21/82 T
, H01L 27/04 T
