特許
J-GLOBAL ID：201603005038321687

記憶装置、記憶素子

発明者：
肥後 豊

肥後 豊 について

, 
細見 政功

細見 政功 について

, 
大森 広之

大森 広之 について

, 
別所 和宏

別所 和宏 について

, 
浅山 徹哉

浅山 徹哉 について

, 
山根 一陽

山根 一陽 について

, 
内田 裕行

内田 裕行 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (10件)： 大森 純一 ,  高橋 満 ,  折居 章 ,  関根 正好 ,  中村 哲平 ,  吉田 望 ,  金子 彩子 ,  金山 慎太郎 ,  千葉 絢子 ,  白鹿 智久
公報種別：特許公報
出願番号（国際出願番号）：特願2014-515464
特許番号：特許第5850147号
出願日： 2013年03月06日
請求項（抜粋）：
【請求項1】 情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成された記憶素子と、 上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、 上記記憶素子に対して上記配線部を介して所定レベルによる待機電流を流すことで上記記憶層の磁化の向きを膜面に垂直な方向から傾斜させた状態で、上記待機電流よりもレベルが大となる記録電流を上記配線部を介して流すことで上記記憶層の磁化方向を変化させて情報を記憶させる記憶制御部と を備え、 上記記憶素子が複数配列されており、 上記記憶制御部は、 記録対象とされた上記記憶素子に上記記録電流を流す期間と次に記録対象とされる上記記憶素子に上記待機電流を流す期間とが重なるように上記配線部を介した上記記憶素子への電流供給制御を行う 記憶装置。
IPC (5件)：
H01L 21/8246 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  H01L 29/82 ( 200 6.01) ,  H01L 43/08 ( 200 6.01) ,  H01L 43/10 ( 200 6.01)
FI (4件)：
H01L 27/10 447 ,  H01L 29/82 Z ,  H01L 43/08 M ,  H01L 43/08 Z
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM