特許
J-GLOBAL ID：201603006023422580
半導体発光素子及びその製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
伊東 忠重
, 伊東 忠彦
, 大貫 進介
公報種別：公表公報
出願番号（国際出願番号）：特願2015-540992
公開番号（公開出願番号）：特表2016-502265
出願日： 2013年07月03日
公開日（公表日）： 2016年01月21日
要約：
半導体発光素子の製造方法及び半導体発光素子を提供する。当該方法は、第1基板(20)を提供し;半導体エピタキシャル積層(110)を提供し;第1基板(20)及び半導体エピタキシャル積層(110)を接続させる第1接着層(135)を提供し;半導体エピタキシャル積層(110)を複数のエピタキシャルユニットにパターン化し、かつこれらを第1基板(20)から分離させ;表面を有する第2基板(30)を提供し;前記複数の第2エピタキシャルユニットを第2基板(30)の表面に転移させ;第1基板(20)を切断して複数の第1半導体発光素子を形成し、及び、第2基板(30)を切断して複数の第2半導体発光素子を形成することを含む。複数のエピタキシャルユニットは複数の第1エピタキシャルユニット(201)と複数の第2エピタキシャルユニット(202)を含む。第1エピタキシャルユニット(201)はそれぞれ幾何形状及び第1面積を有し、第2エピタキシャルユニット(202)はそれぞれ第2幾何形状及び第2面積を有する。第1幾何形状が異なり、又は、第1面積と第2面積が異なる。
請求項（抜粋）：
半導体発光素子の製造方法であって、
第1基板を提供するステップと、
半導体エピタキシャル積層を提供するステップと、
前記第1基板及び前記半導体エピタキシャル積層を接続させる第1接着層を提供するステップと、
前記半導体エピタキシャル積層をパターン化して、複数の第1エピタキシャルユニット及び複数の第2エピタキシャルユニットを含む複数のエピタキシャルユニットにするステップと、
前記複数のエピタキシャルユニットを前記第1基板から分離させるステップと、
表面を有する第2基板を提供するステップと、
前記複数の第2エピタキシャルユニットを前記第2基板の前記表面に転移させるステップと、
前記第1基板を切断して、複数の第1半導体発光素子を形成するステップと、
前記第2基板を切断して、複数の第2半導体発光素子を形成するステップとを含み、
前記複数の第1半導体発光素子はそれぞれ少なくとも前記第1エピタキシャルユニットを含み、前記複数の第2半導体発光素子はそれぞれ少なくとも前記第2エピタキシャルユニットを含み、
前記複数の第1エピタキシャルユニットはそれぞれ第1幾何形状及び第1面積を有し、前記複数の第2エピタキシャルユニットはそれぞれ第2幾何形状及び第2面積を有し、前記第1幾何形状と前記第2幾何形状とが異なり、又は、前記第1面積と前記第2面積とが異なる、半導体発光素子の製造方法。
IPC (3件)：
H01L 33/08
, H01L 33/38
, H01L 33/44
H01L33/00 120
, H01L33/00 210
, H01L33/00 300
5F241AA42
, 5F241CA03
, 5F241CA05
, 5F241CA34
, 5F241CA40
, 5F241CA74
, 5F241CA88
, 5F241CA93
, 5F241CB15
, 5F241CB25
, 5F241CB28
, 5F241CB29
