特許
J-GLOBAL ID：201203032243209471

半導体素子の製造方法

発明者：
赤木 孝信

赤木 孝信 について


出願人/特許権者：
スタンレー電気株式会社

スタンレー電気株式会社 について


代理人 (4件)： 高橋 敬四郎 ,  来山 幹雄 ,  鵜飼 伸一 ,  足立 能啓
公報種別：公開公報
出願番号（国際出願番号）：特願2011-062940
公開番号（公開出願番号）：特開2012-199405
出願日： 2011年03月22日
公開日（公表日）： 2012年10月18日
要約：
【課題】 歩留まりを向上させることができる半導体素子の製造方法を提供する。【解決手段】 半導体素子の製造方法は、(a)成長基板を準備する工程と、(b)前記成長基板上に半導体層を形成する工程と、(c)前記半導体層を複数の素子部に分割するとともに、各素子部間の半導体層の少なくとも一部を犠牲層として残す工程と、(d)前記半導体層上に金属層を形成する工程と、(e)前記半導体層に、前記金属層を介して支持基板を設ける工程と、(f)前記成長基板に、前記素子部の全部を覆い、かつ前記犠牲層の外縁内に収まるようにレーザーを照射することにより、前記成長基板を前記半導体層から剥離する工程とを含む。【選択図】 図9
請求項（抜粋）：
(a)成長基板を準備する工程と、 (b)前記成長基板上に半導体層を形成する工程と、 (c)前記半導体層を複数の素子部に分割するとともに、各素子部間の半導体層の少なくとも一部を犠牲層として残す工程と、 (d)前記半導体層上に金属層を形成する工程と、 (e)前記半導体層に、前記金属層を介して支持基板を設ける工程と、 (f)前記成長基板に、前記素子部の全部を覆い、かつ前記犠牲層の外縁内に収まるようにレーザーを照射することにより、前記成長基板を前記半導体層から剥離する工程と を含む半導体素子の製造方法。
IPC (4件)：
H01L 33/32 ,  H01L 21/205 ,  H01L 21/302 ,  B23K 26/00
FI (4件)：
H01L33/00 186 ,  H01L21/205 ,  H01L21/302 201B ,  B23K26/00 H
Fターム (39件)：
4E068AA04 ,  4E068DA10 ,  5F004AA02 ,  5F004BB03 ,  5F004DB19 ,  5F041AA41 ,  5F041AA44 ,  5F041CA04 ,  5F041CA05 ,  5F041CA40 ,  5F041CA65 ,  5F041CA75 ,  5F041CA76 ,  5F041CA77 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AC08 ,  5F045AC12 ,  5F045AC19 ,  5F045AD09 ,  5F045AD12 ,  5F045AD14 ,  5F045AF04 ,  5F045AF05 ,  5F045AF09 ,  5F045BB07 ,  5F045CA09 ,  5F045DA53 ,  5F141AA41 ,  5F141AA44 ,  5F141CA04 ,  5F141CA05 ,  5F141CA40 ,  5F141CA65 ,  5F141CA75 ,  5F141CA76 ,  5F141CA77
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM