特許
J-GLOBAL ID:201603007428056472

メモリコントローラ、メモリコントローラの制御方法及びメモリシステム

発明者:
出願人/特許権者:
代理人 (4件): 上羽 秀敏 ,  松山 隆夫 ,  坂根 剛 ,  川上 桂子
公報種別:公開公報
出願番号(国際出願番号):特願2014-245239
公開番号(公開出願番号):特開2016-111446
出願日: 2014年12月03日
公開日(公表日): 2016年06月20日
要約:
【課題】半導体メモリに対して認証処理を行うメモリコントローラを提供することを課題とする。【解決手段】ホスト装置1は、不揮発性メモリ3の認証を指示する認証コマンド12をメモリコントローラ4に送信する。メモリコントローラ4において、鍵生成回路44は、不揮発性メモリ3からチャレンジ値31a及び参照値31bを取得する。鍵生成回路44は、チャレンジ値31aを入力とした物理的複製困難関数を計算して、メモリコントローラ4の固有値(レスポンス値44a)を生成する。鍵生成回路44は、レスポンス値44a及び参照値31bを用いて、不揮発性メモリ3の正当性を判断する。アクセス制御部43は、不揮発性メモリ3の認証が成立した場合、ホスト装置1からの要求に基づいて、不揮発性メモリ3からのデータの読み出し、又は不揮発性メモリ3へデータの書き込みを実行する。【選択図】図1
請求項(抜粋):
ホスト装置からのコマンドに応じてメモリにアクセスするメモリコントローラであって、 物理的複製困難関数を用いて、前記メモリコントローラの固有値を計算する固有値計算部と、 前記メモリに予め記憶された参照値を取得し、前記固有値計算部により計算された固有値と、取得した参照値とを用いて前記メモリを認証する認証部と、 前記認証部により前記メモリが認証された場合、前記ホスト装置からの要求に基づいて、前記メモリからのデータの読み出し又は前記メモリに対するデータの書き込みを実行するアクセス制御部と、 を備えるメモリコントローラ。
IPC (4件):
H04L 9/32 ,  G06F 21/73 ,  G06F 21/62 ,  G06F 21/44
FI (4件):
H04L9/00 675A ,  G06F21/73 ,  G06F21/62 318 ,  G06F21/44
Fターム (13件):
5J104AA07 ,  5J104AA16 ,  5J104AA32 ,  5J104AA41 ,  5J104EA04 ,  5J104EA08 ,  5J104EA18 ,  5J104JA03 ,  5J104KA02 ,  5J104NA02 ,  5J104NA27 ,  5J104NA37 ,  5J104NA38
引用特許:
審査官引用 (5件)
全件表示
引用文献:
審査官引用 (2件)

前のページに戻る