特許
J-GLOBAL ID：201603012656735480
エラーコード化スキームと変調スキームを組合せるための装置及び方法
発明者：
出願人/特許権者：
代理人 (2件)：
大菅 義之
, 野村 泰久
公報種別：特許公報
出願番号（国際出願番号）：特願2014-560983
特許番号：特許第6016952号
出願日： 2013年03月01日
請求項（抜粋）：
【請求項1】 メモリを動作させる方法であって、
線形エラー訂正コードを使用してデータを符号化すること、
前記符号化されたデータに関してトレリスコード化変調(TCM)を実施し前記符号化されたデータを変調すること、
前記変調されたデータをメモリに書込むこと、及び、
ビタビアルゴリズム及び線形エラー訂正コードデコーダの間の反復的なソフトデータの交換を使用して、前記書込まれたデータを復号化すること
を含み、
前記TCMを実施することは、マルチレベルトレリスを生成することを含み、前記マルチレベルトレリスを生成することは、(1/(1xorD))プリコーダオペレーションを使用して前記符号化されたデータをプリコード化すること、及び、前記プリコード化されたエラーコード化データに関して(1+D)オペレーションを実施することを含み、ここで、Dは、1つのユニットの遅延に対応する、
方法。
IPC (3件)：
H03M 13/19 ( 200 6.01)
, H03M 13/41 ( 200 6.01)
, G06F 12/16 ( 200 6.01)
H03M 13/19
, H03M 13/41
, G06F 12/16 320 G
