特許
J-GLOBAL ID：201603013202005662
半導体装置
発明者：
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2012-274277
公開番号（公開出願番号）：特開2013-149961
特許番号：特許第6033071号
出願日： 2012年12月17日
公開日（公表日）： 2013年08月01日
請求項（抜粋）：
【請求項1】 ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、を有するトランジスタと、前記ゲート電極に電気的に接続する第1の配線と、前記ソース電極に電気的に接続する第2の配線と、前記ドレイン電極に電気的に接続する画素電極と、容量配線と、溝部と、を有し、
前記半導体層は、前記第1の配線と、前記第2の配線と、前記画素電極と、前記容量配線と重畳し、
前記溝部は、前記第1の配線上に、前記第1の配線の線幅方向を横切って形成され、
前記溝部は、前記容量配線上に、前記容量配線の線幅方向を横切って形成され、
前記溝部は、前記第2の配線が延伸する方向に沿って、前記画素電極の端部を越えて形成され、
前記溝部は、底面において前記半導体層が除去され、前記第1の配線および前記容量配線と、絶縁層を介して重畳していることを特徴とする半導体装置。
IPC (13件)：
H01L 21/336 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, G09F 9/30 ( 200 6.01)
, G02F 1/1368 ( 200 6.01)
, H05B 33/08 ( 200 6.01)
, H01L 51/50 ( 200 6.01)
, H05B 33/14 ( 200 6.01)
, H05B 33/10 ( 200 6.01)
, H05B 33/12 ( 200 6.01)
, H05B 33/22 ( 200 6.01)
, H05B 33/26 ( 200 6.01)
, H05B 33/06 ( 200 6.01)
, G09F 9/00 ( 200 6.01)
H01L 29/78 612 D
, G09F 9/30 338
, H01L 29/78 618 B
, H01L 29/78 627 C
, H01L 29/78 621
, G02F 1/136
, H05B 33/08
, H05B 33/14 A
, H05B 33/14 Z
, H05B 33/10
, H05B 33/12 B
, H05B 33/22 Z
, H05B 33/26 Z
, H05B 33/06
, G09F 9/00 338
