特許
J-GLOBAL ID:201603014131207907
半導体チップの生成方法
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人 谷・阿部特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2015-035744
公開番号(公開出願番号):特開2016-157872
出願日: 2015年02月25日
公開日(公表日): 2016年09月01日
要約:
【課題】1つの基板になるべく多くのチップを配置しながらも、これらチップを比較的簡易な工程で高精度に切断することが可能な半導体チップの生成方法を提供する。【解決手段】ウエハー10上において、複数の半導体チップ11の短辺L2をウエハー10の結晶方位に対して5°以内の傾きでレイアウトする。その後、レーザーステルスダイシング方式を用いて、個々の半導体チップ11の長辺L1に沿った複数の第1のダイシングラインA2と短辺L2に沿った複数の第2のダイシングラインB3を形成する。【選択図】図8
請求項(抜粋):
1枚のウエハーから複数の半導体チップを生成する半導体チップの生成方法であって、
前記ウエハーに前記複数の半導体チップをレイアウトする工程と、
前記ウエハーに対しレーザー光を照射しながら移動させて前記ウエハー内に改質領域の層を形成する工程であって、前記改質領域の層によって、前記半導体チップの長辺に沿った複数の第1のダイシングラインと、該第1のダイシングラインよりも短く且つ多数であって前記半導体チップの短辺に沿った複数の第2のダイシングラインを形成するダイシングライン形成工程と、
前記第1のダイシングラインおよび前記第2のダイシングラインに沿って前記ウエハーをブレーキングするブレーキング工程と
を有し、
前記第2のダイシングラインは前記ウエハーの結晶方位に対して傾きが5°以内であることを特徴とする半導体チップの生成方法。
IPC (4件):
H01L 21/301
, B81C 1/00
, B23K 26/53
, B41J 2/16
FI (5件):
H01L21/78 B
, H01L21/78 V
, B81C1/00
, B23K26/53
, B41J2/16 511
Fターム (25件):
2C057AP23
, 3C081AA01
, 3C081AA18
, 3C081BA25
, 3C081BA45
, 3C081BA48
, 3C081BA55
, 3C081BA57
, 3C081CA02
, 3C081CA17
, 3C081CA42
, 3C081DA03
, 3C081EA35
, 4E168AE01
, 4E168CB07
, 4E168JA12
, 4E168KA08
, 5F063AA02
, 5F063AA35
, 5F063BA32
, 5F063CB07
, 5F063CB28
, 5F063CC08
, 5F063CC35
, 5F063DD29
引用特許: